[发明专利]沟槽的制造方法

说明书

技术领域

本发明涉及半导体器件的制造技术，特别涉及一种沟槽的制造方法。

背景技术

随着半导体器件的制作工艺发展，半导体器件的特征尺寸(CD)越来越小，制作工艺的要求也越来越高。对于存储器来说，比如动态随机存取存储器(DRAM)，随着特征尺寸的减小，如何精确的制作存取单元的结构，使得特征尺寸在100纳米及以下的DRAM的存取单元的电容值为30毫微微法(fF)左右，已经成为制作过程的一个关键。

DRAM的存取单元通常采用堆叠式结构或沟道式结构，由于本发明只涉及沟道式结构的DRAM中的存取单元的结构改进，所以在这里只叙述沟道式结构的DRAM中的存取单元结构。随着DRAM的特征尺寸的减小，为了保证所制作的沟道式的存取单元仍然具有比较大的电容量，就需要增大存取单元的面积，即在掺杂的硅衬垫上将作为存取单元的沟槽刻蚀为瓶形结构，沟槽下半部的宽度大于沟槽上半部的宽度。在该瓶形结构的沟槽中沉积半球形晶粒膜(HSG)后，再沉积接介电薄膜内衬，掺杂的硅衬底、HSG及介电薄膜构成存取单元。

图1为现有技术提供的用于制作DRAM存取单元的沟槽结构剖面示意图，如图所示，包括掺杂的硅衬底10和其上的氮化硅层20，采用光刻工艺和刻蚀工艺在氮化硅层20和掺杂的硅衬底10刻蚀得到瓶形结构的沟槽30，该沟槽的下半部宽于上半部。

为了得到图1所示的沟槽结构，首先采用光刻工艺和刻蚀工艺在掺杂的硅衬底10上形成上下宽度相同的沟道，然后在沟道的上半部和氮化硅层20表面沉积湿法刻蚀阻挡层，保护沟道的上半部，然后再采用湿法刻蚀沟道的下半部，扩大沟道下半部，形成沟槽30。

图2为现有技术制作DRAM存取单元的沟槽的方法流程图，结合图3a～图3d所示的制作DRAM存取单元的沟槽的剖面结构图，进行详细说明：

步骤201、在掺杂的硅衬底10上沉积氮化硅层20后，采用光刻工艺和刻蚀工艺得到沟道40，如图3a所示；

在本步骤中，在氮化硅层20上涂覆光刻胶，按照沟道40的形状对光刻胶进行曝光后显影，得到图案化的光刻胶层，然后以图案化的光刻胶为掩膜，依次刻蚀氮化硅层20和掺杂的硅衬底10后，得到沟道40；

在本步骤中，所得到的沟道深度40就是最终要形成的沟槽30的深度；

步骤202、在氮化硅层20的表面及沟道40上半部沉积湿法刻蚀阻挡层50，该湿法刻蚀阻挡层50所采用的材料为三氧化二铝(AI2O3)，如图3b所示；

在本步骤中，该过程是将具有步骤201结构的半导体器件放置到特殊反应腔的晶舟上，然后在该反应腔通入AI(CH3)3(TMA)气体和氧气(O2)反应，得到三氧化二铝(AI2O3)后沉积到氮化硅层20的表面及沟道40上半部，得到作为废气的CO2H2O排出反应腔；

在本步骤中，由于只将湿法刻蚀阻挡层50沉积在氮化硅层20的表面及沟道40上半部，而不沉积在沟道40的下半部，所以在沉积过程中需要精确控制才能实现；

步骤203、采用湿法刻蚀沟道40，得到沟槽30，如图3c所示；

在本步骤中，湿法刻蚀主要采用酸性溶剂进行各向同性刻蚀，比如氢氟酸，由于氮化硅层20的表面及沟道40上半部具有湿法刻蚀阻挡层50的阻挡，所以不会被湿法刻蚀，沟道40下半部被湿法刻蚀，使得沟道40下半部的宽度大于沟道40上半部的宽度，形成沟槽30；

步骤204、去除湿法刻蚀阻挡层50，如图3d所示；

在本步骤中，去除的方式可以采用干法刻蚀，通常采用氯基气体刻蚀。

采用上述过程虽然可以制作DRAM存取单元的沟槽，但是在步骤202制作湿法刻蚀阻挡层50时，由于在化学作用过程中金属离子的存在，会污染半导体器件，且需要将湿法刻蚀阻挡层50精确沉积在氮化硅层20的表面及沟道40上半部，而不能沉积在沟道40的下半部，所以需要特殊的反应腔和精确的过程进行，比较难以控制。因此，所制作的DRAM存取结构的沟槽特性不高，造成最终得到的DRAM存取单元的存取性能不好。

发明内容

有鉴于此，本发明提供一种沟槽的制造方法，该方法能够在不污染半导体器件的基础上制作存储器的存取单元的沟槽，制作过程简单，能够提高所制作沟槽的特性。

为达到上述目的，本发明实施的技术方案具体是这样实现的：

一种沟槽的制造方法，该方法包括：

在掺杂的硅衬底沉积氮化硅层，再沉积氧化物层，采用光刻工艺和刻蚀工艺依次刻蚀氧化物层、氮化硅层及掺杂的硅衬底，形成沟道上半部分；

在沟道上半部分和氧化物层表面沉积非金属硅化物层；