[发明专利]基于存储器折叠架构优化的低功耗LDPC译码器

权利要求书

1.一种基于存储器折叠架构优化的低功耗LDPC译码器，其特征在于，该译码器包括输入缓存、输出缓存、校验节点运算单元、变量节点运算单元、存储单元、地址产生单元、控制单元以及互联网络；其中，输入数据经过所述输入缓存进入所述存储单元；在迭代译码期间，所述校验节点运算单元、变量节点运算单元与所述存储单元通过所述互联网络传递信息；在译码输出时，译码结果由所述存储单元经所述输出缓存输出；所述地址产生单元用于产生存储单元的读写地址和读写控制信号；所述控制单元用于对译码器各个模块的工作时序进行控制。

2.根据权利要求1所述的基于存储器折叠架构优化的低功耗LDPC译码器，其特征在于，该译码器采用部分并行译码结构，该结构中多个校验节点和多个变量节点分别复用同一个运算单元，共使用x个变量节点运算单元、y个校验节点运算单元、1个输入缓存和1个输出缓存，其中的x和y分别为校验矩阵的基础矩阵的列数和行数。

3.根据权利要求1所述的基于存储器折叠架构优化的低功耗LDPC译码器，其特征在于，所述输入缓存和所述输出缓存分别由若干个寄存器串联而成，用于完成数据串行和并行的互相转换。

4.根据权利要求1所述的基于存储器折叠架构优化的低功耗LDPC译码器，其特征在于，所述校验节点运算单元包含一个运算单元，该运算单元用于计算输入最小值和输入次小值，采用最小和算法，每次运算有与行重值相等个数的输入数据并行输入；该校验节点运算单元计算每个输入数据在不包括本身的情况下最小的输入，并通过所述互联网络将校验信息写入所述存储单元。

5.根据权利要求1所述的基于存储器折叠架构优化的低功耗LDPC译码器，其特征在于，所述变量节点运算单元包含一个加法运算单元，该加法运算单元用于进行简单的加法运算，在每次译码迭代中更新变量节点的值，以及用于下一次迭代的外信息初始值，在运算结束后将信息按原地址写入所述存储单元。

6.根据权利要求1所述的基于存储器折叠架构优化的低功耗LDPC译码器，其特征在于，所述存储单元包含x个存储子单元，而每个存储器子单元由1个信道信息存储器和c个外信息存储器构成，其中c为校验矩阵的列重。

7.根据权利要求1所述的基于存储器折叠架构优化的低功耗LDPC译码器，其特征在于，所述地址产生单元用来产生信道信息存储器和外信息存储器的读写地址及相应的读写使能信号和片选信号，其中外信息存储器的读写地址采用同址写回的方法，从外信息存储器读出信息，经过校验节点运算单元和变量节点运算单元运算后得到的信息再按照原地址写回外信息存储器。

8.根据权利要求1所述的基于存储器折叠架构优化的低功耗LDPC译码器，其特征在于，所述控制单元用于根据输入的控制信号和状态信号产生译码器其余模块的控制信号，协调译码器的迭代译码过程。

9.根据权利要求1所述的基于存储器折叠架构优化的低功耗LDPC译码器，其特征在于，该译码器对应的校验矩阵为准循环矩阵，在译码器进行迭代运算过程中，外信息存储器利用校验矩阵对应的基础矩阵的循环位移因子对其起始地址进行初始化。

10.根据权利要求1所述的基于存储器折叠架构优化的低功耗LDPC译码器，其特征在于，该译码器在每次迭代的译码过程具体包括：

步骤1：初始化；

译码开始时，存储单元中的信道信息存储器和外信息存储器分别存储信道信息和外信息，写入的初始地址均是从0开始；

步骤2：校验节点运算；

每个存储子单元中的外信息存储器利用所对应变量在基础矩阵中的小矩阵的循环位移因子来初始化自身的起始地址，然后外信息从该地址中读出，经互联网络输入到校验节点运算单元中进行计算，计算结果再经互联网络按原地址写回外信息存储器；

步骤3：变量节点运算；

该处理过程，需要利用信道信息存储器和外信息存储器中的数据一起来完成变量节点处理过程；当步骤2的写操作完成后，信道信息存储器和外信息存储器均将以0为起始地址读出数据并输入到变量节点运算单元中，进行变量节点运算，运算结果再按原地址写回至外信息存储器中，同时更新信道信息存储器。