[发明专利]基于相位切换的高速双模7/8分频器

说明书

技术领域

本发明涉及一种分频器。特别是涉及一种包括有第一级电流模式逻辑二分频电路、第二级电流模式逻辑二分频电路、四选一电路、TSPC二分频电路、TSPC D触发器、以及相位切换控制电路的基于相位切换的高速双模7/8分频器。

背景技术

频率合成技术在通信技术迅猛发展的需求之下，不断提高准确度和稳定度，并广泛应用于移动通信、无线局域网、数字电视、卫星定位等各个新兴技术领域。锁相环频率合成器是目前频率合成器的主流，它按照接受与发射系统的要求，通过可编程分频器，实现频率可调的信号输出。其中，由于高速分频器直接工作在压控振荡器输出的最高频率处，是影响锁相环频率合成器速度和精确度的关键电路。为了实现电路低功耗和高频率输出，一股采用相位切换结构实现双模分频。但是在传统相位切换结构中，反馈电路的延迟和切换时产生的毛刺会大大影响分频器的精确度和工作速度。传统相位切换结构的分频器如图1所示。

问题1：信号经两级二分频器之后，得到四路正交信号。在PS计数器输出的选择信号使能有效时，处于切换状态。四路正交信号从PH1到PH4顺序进行切换，由与非门输出下降沿控制切换，如图2所示。其中TD1为反相器延迟链构成的MUX4到NAND的延时，TD2为可能出现的偏差。切换时一旦出现偏差，输出信号会产生毛刺，导致切换错误，如图中虚线部分。

问题2：PS计数器输出的选择信号经TSPC D触发器同步后，与7/8分频器的输出信号一同作为与非门逻辑电路的两个输入。与非门的输出是相位切换的控制信号。由于选择信号的延迟，与非门的输出总会多出一个脉冲，即图3中TD3延迟造成的脉冲，导致切换的周期数变多。如果把7/8分频器的输出信号延迟之后再作为与非门的输入，相位切换的控制信号也会延迟，造成切换时间的偏差，导致问题1中的切换错误。

传统的相位切换结构采用与非门作为控制信号生成的组合逻辑，必须通过反相器链进行延迟，使切换控制信号出现在固定的四分之一周期内才能保证相位切换正确，如果偏出该范围就会导致错误脉冲的出现。

发明内容

本发明所要解决的技术问题是，提供一种能够消除回路延迟和相位切换控制信号的多余脉冲，以及由于切换时间的偏差造成的毛刺，从而提高了整个分频器电路的工作速度和精确度的基于相位切换的高速双模7/8分频器。

本发明所采用的技术方案是：一种基于相位切换的高速双模7/8分频器，包括：第一级电流模式逻辑二分频电路、第二级电流模式逻辑二分频电路、四选一电路、TSPC二分频电路、TSPC D触发器、以及相位切换控制电路，还设置有二输入或非门电路，其中，

所述的第一级电流模式逻辑二分频电路的差分输入端接外部差分输入信号，第一级电流模式逻辑二分频电路的两输出端接第二级电流模式逻辑二分频电路的差分输入端；

所述的第二级电流模式逻辑二分频电路的输出是四路正交信号，所述的四路正交信号的端点分别对应连接四选一电路的四路数据输入端；

所述的TSPC二分频电路的输入端接四选一电路的输出端，输出端作为TSPC二分频电路的输出；

所述的TSPC D触发器的时钟输入端接TSPC二分频电路的输出，数据输入端接来自外部PS计数器的选择信号，反向输出端接二输入或非门电路的第二输入端；

所述的相位切换控制电路的输出端分别对应连接四选一电路的选择控制端的低位和高位。

所述的四路正交信号是按照相位由小到大排列，切换是采用相位由大到小的切换顺序。

高速双模7/8分频器的输出信号是从TSPC二分频电路的输出端引出。

本发明的基于相位切换的高速双模7/8分频器，用或非逻辑代替了传统相位切换结构中的与非逻辑，无须起延迟作用的反相器链，消除了回路延迟和相位切换控制信号的多余脉冲；采用相位由大到小的切换顺序，彻底消除了由于切换时间的偏差造成的毛刺，从而提高了整个分频器电路的工作速度和精确度。

附图说明

图1是传统相位切换结构的双模分频器电路图；

图2是传统相位切换时序图；

图3是传统相位切换控制信号；

图4是本发明的相位切换结构高速7/8分频器电路图；

图5是本发明的相位切换时序图；

图6是本发明的相位切换控制信号。

10：第一级电流模式逻辑二分频电路      11：第二级电流模式逻辑二分频电路

12：四选一电路                        13：TSPC二分频电路