[发明专利]用于半导体集成电路的自组装图样

说明书

优先权资料

本申请要求于2009年7月10日提交的名为“SELF-ASSEMBLYPATTERN FOR SEMICONDUCTOR INTERGRATED CIRCUIT”的临时申请第61/224,660号的优先权，其全部内容结合于此作为参考。

技术领域

本发明总的来说涉及半导体器件，更具体地，涉及一种制造半导体集成电路的方法。

背景技术

半导体集成电路(IC)工业已经经历了快速发展。IC材料和设计中的技术进步产生了多代IC，每代均具有比前一代更小和更复杂的电路。然而，这些进步增加了处理和制造IC的复杂性，并且对于实现的这些进步，需要IC处理和制造的类似开发。在IC演进的过程中，功能密度(即，每芯片面积的互连器件的数量)通常增加，同时几何尺寸(即，可使用制造处理创建的最小部件)减小。随着几何尺寸连续成比例下降，通过传统光刻处理来图样化IC部件越来越困难。此外，更小的几何尺寸导致其他具有挑战性的问题，诸如图样均一性和部件对准。

因此，虽然用于制造半导体集成电路器件的现有方法通常适用于它们想要的目的，但是它们不是在每个方面都令人满意。

发明内容

本公开的一种形式涉及一种制造半导体器件的方法。该方法包括：提供衬底；在衬底之上形成材料层；在材料层之上形成聚合物层；使用聚合物层的一部分对纳米部件进行自组装(self-assembly)；以及使用纳米部件对衬底进行图样化。

本公开的另一种形式涉及一种制造半导体器件的方法。该方法包括：提供衬底；在衬底之上形成引导层，该引导层具有凹槽；在凹槽中形成聚合物层，聚合物层具有第一和第二组分；处理聚合物层，以利于第一和第二组分的分离；去除第二组分，从而在聚合物层中形成开口；以及使开口延伸至衬底。

本公开的又一种形式涉及一种制造半导体器件的方法。该方法包括：提供衬底；在衬底之上形成材料层；在材料层之上形成引导层，引导层具有在衬底的区域之上的凹槽；在凹槽中形成聚合物层，其中，在材料层和聚合物层之间存在界面能；将聚合物层转换为具有与界面能相关的预定结构的掩模；以及使用掩模执行图样化处理。

附图说明

结合附图，从以下详细的描述中更好地理解本公开的各个方面。需要强调的是，根据工业中的标准方法，各个部件不按比例绘制。事实上，为了清楚描述，各个部件的尺寸可以任意地增加或减小。

图1至图14示出了根据多个实施例的处于各个制造阶段的半导体器件的截面图。

具体实施方式

应该明白，以下公开提供了多个不同的实施例或实例，用于实现多个实施例的不同部件。以下描述组分和布置的特定实例以简化本公开。当然，它们仅是实例，并不用于限制本发明。例如，以下说明书中的在第二部件之上或上形成第一部件可以包括第一和第二部件直接接触的实施例，也可以包括附加部件可形成在第一和第二部件之间使得第一和第二部件可以不直接接触的实施例。另外，本公开可以在多个实例中重复使用参考标号和/或字母。该重复使用是为了简化和清楚的目的，其本身并不用于表明所述的多个实施例和/或配置之间的关系。

图1至图14示出了根据多个实施例的多个制造阶段期间的半导体器件100的示意性不完整截面侧视图。半导体器件100可以为集成电路(IC)芯片、芯片上系统(SoC)或其一部分，可包括各种无源和有源微电子器件，诸如电阻器、电容器、电感器、二极管、金属氧化物半导体场效应晶体管(MOSFET)、互补金属氧化物半导体(CMOS)晶体管、双极结晶体管(BJT)、横向扩散的MOS(LDMOS)晶体管、高功率MOS晶体管或其他类型的晶体管。应该明白，图1至图14已经被简化以利于对本公开发明思想的更好理解。