[发明专利]一种新型源漏结构的抗辐照SOI器件及制备方法

说明书

技术领域

本发明属于集成电路及空间技术应用领域。本发明涉及一种能够大幅提高器件的抗总剂量辐照性能的SOI器件，尤其是一种基于主流集成电路工艺制备的新型SOI器件结构。

背景技术

集成电路技术由于成本低、功能强大、体积小等优点已经成为推动电子信息产业及社会发展的重要动力。集成电路芯片被广泛应用于计算机、通讯、汽车、工业控制及消费电子等领域。集成电路芯片同样大量应用于空间技术中，大量使用集成电路芯片使卫星的功能更强大，体积和重量更小，集成电路芯片的发展对于空间技术的发展具有重要意义。相对于体硅器件而言，SOI器件具有更高的集成度、更低的功耗以及更优良的短沟道特性，并且由于埋氧层的存在从根本上消除了闩锁效应从而使器件的可靠性大幅提高。SOI技术以其优良的器件特性被广泛应用于超深亚微米集成电路芯片中SOI器件是集成电路的基本构成单元，随着SOI技术越来越被广泛应用于集成电路制造，研究具有良好抗总剂量辐照能力的SOI器件对于提高芯片的可靠性以及使用寿命具有重要意义。

如图1所示为常规的SOI器件结构，包括硅衬底层1，埋氧化层2，源区3，漏区4，二氧化硅栅氧化层5，隔离氧化层6、沟道区7及多晶硅栅8；在空间环境应用中，集成电路受到空间辐射的影响，辐照对于SOI集成电路的影响主要在于在埋氧层2中引入氧化物陷阱电荷，如图5所示，这些陷阱电荷一方面吸引硅层中的电子形成了寄生的导电沟道10，使器件的泄漏电流增大，另一方面这部分电荷作用将耦合到栅氧化层中，造成器件的栅控能力下降从而使器件性能退化，针对埋氧层的加固措施是SOI器件的加固重点。

由于SOI技术在集成电路芯片中的广泛应用，在不改变主流半导体制造工艺的前提下提出一种可以减小器件总剂量辐照后关态泄露电流的新型源漏掺杂结构的SOI器件对于提高集成电路的可靠性具有很大的意义。

发明内容

本发明在现有的SOI器件结构的基础上，采用与主流半导体制造工艺兼容的掺杂注入方法，在硅层背界面引入与源漏类型相反的杂质。通过改变源漏区与埋氧层界面处的掺杂类型，使辐照导致的埋氧层界面处的寄生导电沟道无法导通，从而减少总剂量辐照引起的SOI器件背栅泄漏电流以及由于耦合引起的器件性能退化，达到提高SOI器件抗总剂量辐照能力的目的。

本发明一方面提供一种可以提高器件抗总剂量辐照效应(减小总剂量辐照效应引起的器件性能退化)的新型SOI器件结构。本发明另一方面提供了这种新型抗辐照SOI器件的制备方法。

为了达到本发明的第一目的，采用的技术方案是：

一种新型源漏结构的抗辐照SOI器件，包括衬底硅层，埋氧化层、有源区硅层、栅氧化层及隔离氧化层，所述有源区硅层上形成源区、漏区和沟道区，其特征在于，所述源区或者漏区与埋氧化层之间有一层与源区或者漏区掺杂类型相反的掺杂层。

所述源区或者漏区的掺杂浓度与所述掺杂层界面的掺杂浓度变化为突变。

所述掺杂层的厚度为10～40纳米。

所述掺杂层的形成方法为：第一次对源区或漏区进行离子注入掺杂，对于NMOS而言注入施主杂质，对于PMOS而言注入受主杂质；第二次对源区或漏区进行离子注入掺杂，注入杂质类型与第一次相反。

为了达到本发明的另一目的，采用的技术方案是：

一种新型源漏结构的抗辐照SOI器件制备方法，其步骤包括：

1)准备两片单晶硅，一片作为有源区硅层，一片作为衬底硅片，所述衬底硅片上使用热氧化工艺生成埋氧化层；

2)采用硅片键合工艺将第一步制作的有源区硅层与具有埋氧化层的硅衬底制作在一起，之后对于顶层的硅膜减薄；

3)使用源漏掩膜版阻挡器件沟道区部分，使用离子注入工艺使沟道两端形成源区及漏区；

4)采用同样的离子注入工艺，使用与步骤3)相反类型的杂质离子，注入源区或漏区，使源区或漏区与埋氧层接触处形成掺杂薄层；

5)进行沟道部分掺杂，使用源漏掩膜版定义栅氧化层的长度，在沟道部分之上制作栅氧化层；

6)在栅氧化层上淀积多晶硅栅，之后生成隔离氧化层实现多晶硅栅与源区、漏区之间的隔离；

7)后续进行SOI器件常规加工程序，制作完毕。

所述步骤4)注入浓度为1.2×10²⁰cm^-3～1.5×10²⁰cm^-3。

与现有技术相比，本发明的有益效果是：

1、基于主流的SOI制造技术，与传统工艺完全兼容。