[发明专利]一种基于高介电常数材料的抗辐照SOI器件及制备方法

说明书

技术领域

本发明属于集成电路及空间技术应用领域。本发明涉及一种基于主流集成电路工艺制备的、能够大幅提高器件的抗总剂量辐照性能SOI器件，尤其是一种用High-K(高介电常数)材料实现的新型SOI器件结构。

背景技术

集成电路技术由于成本低、功能强大、体积小等优点已经成为推动电子信息产业及社会发展的重要动力。集成电路芯片被广泛应用于计算机、通讯、汽车、工业控制及消费电子等领域。集成电路芯片同样大量应用于空间技术中，大量使用集成电路芯片使卫星的功能更强大，体积和重量更小，集成电路芯片的发展对于空间技术的发展具有重要意义。

相对于体硅器件而言，SOI器件具有更高的集成度、更低的功耗以及更优良的短沟道特性，并且由于埋氧层的存在从根本上消除了闩锁效应从而使器件的可靠性大幅提高。SOI技术以其优良的器件特性被广泛应用于超深亚微米集成电路芯片中SOI器件是集成电路的基本构成单元，随着SOI技术越来越被广泛应用于集成电路制造，研究具有良好抗总剂量辐照能力的SOI器件对于提高芯片的可靠性以及使用寿命具有重要意义。

如图1所示为常规隔离结构的SOI器件结构剖面图，所述SOI器件结构包括硅衬底层1，埋氧化层2，源区4，漏区5，多晶硅栅6，隔离氧化层7、栅氧化层8及沟道区9；在空间环境应用中，SOI器件集成电路受到空间辐射的影响，辐照对于SOI器件集成电路的影响主要在于在埋氧层2中引入了氧化物陷阱电荷，如图3所示，这些陷阱电荷一方面吸引硅层中的电子形成寄生泄漏沟道12，这样可以使器件的泄漏电流增大，另一方面这部分电荷作用将耦合到栅氧化层中，造成器件的栅控能力下降从而使器件性能退化，针对埋氧层的加固措施是SOI器件的加固重点。

由于SOI技术在集成电路芯片中的广泛应用，在不改变主流半导体制造工艺的前提下提出抗辐照的新型器件结构对于提高SOI集成电路的可靠性具有重要意义。

发明内容

本发明的目的之一在于提供一种可以提高器件抗总剂量辐照效应(减小总剂量辐照效应引起的器件性能退化)的新型SOI器件结构；本发明的另一目的在于提供这种新型抗辐照SOI器件的制备方法。

为了实现上述的发明目的一，本发明的技术方案是：

一种基于高介电常数材料的抗辐照SOI器件，包括衬底硅层，埋氧化层、有源区硅层、栅氧化层及隔离氧化层，所述有源区硅层上形成源区、漏区和沟道区，其特征在于，所述的埋氧化层与有源区硅层之间有隔离层。

所述隔离层采用高介电常数材料。

所述高介电常数材料为H_fO₂

所述高介电常数材料为Al₂O₃。

所述高介电常数材料厚度为10-20纳米。

所述隔离层生长或淀积在埋氧化层之上。

所述隔离层通过通过硅片键合的方法制作到所述有源区硅层之下。

为了实现上述的另一发明目的，本发明的技术方案是：

一种基于高介电常数材料的抗辐照SOI器件制备方法，其步骤包括：

1)准备两片单晶硅，一片作为有源区硅层，一片作为衬底硅片，所述衬底硅片上使用热氧化工艺生成埋氧化层；

2)使用淀积工艺，在埋氧化层上淀积一层高介电常数材料的隔离层；

3)采用硅片键合工艺将高介电常数材料的隔离层制作到有源区硅层；

4)使用源漏掩膜版，阻挡有源区硅层沟道部分，对沟道部分两端掺杂形成源区和漏区；

5)进行沟道部分掺杂，使用源漏掩膜版定义栅氧化层的长度，在沟道部分之上制作栅氧化层；

6)在栅氧化层上淀积多晶硅栅，之后生成隔离氧化层实现多晶硅栅与源区、漏区之间的隔离；

7)后续进行SOI器件常规加工程序，制作完毕。

与现有技术相比，本发明的有益效果是：

1、基于主流的SOI制造技术，与传统工艺完全兼容。

2、具有新型隔离结构的SOI器件在保持原有SOI器件优良特性的同时，提高了其抗辐照能力。

3、新结构对于减小总剂量辐照引起的SOI集成电路功耗增加及增强芯片可靠性方面有着明显的优势和广泛应用前景。

附图说明

图1为常规的SOI器件结构剖面图；

图2为本发明的新型SOI器件结构剖面图；

图3为常规器件结构辐照后引起的寄生泄漏沟道；

图4为本发明新型器件结构辐照后引起的寄生泄漏沟道；

图5为硅片制备与埋氧化层生长步骤示意图；

图6为高介电常数材料隔离层生长步骤示意图