[发明专利]多分区像素驱动电路及其方法

权利要求书

1.一种多分区像素驱动电路，其特征在于，包括：

一多分区像素阵列包含复数主像素、复数次像素、复数条扫描线、复数条数据线及一虚拟扫描线；

其中每一该主像素包含一主薄膜晶体管、一第一像素电容及一第一储存电容；

其中每一该次像素包含一第一次薄膜晶体管与一第二次薄膜晶体管、一第二像素电容、一第二储存电容、一第三储存电容及一第四储存电容；

其中该虚拟扫描线，列于该复数条扫描线之后；及

一配线，耦合该复数条扫描线的第一条扫描线与该虚拟扫描线间，以利于该复数条扫描线的最后一条扫描线得正常显示。

2.如权利要求1所述的多分区像素驱动电路，其特征在于，该主薄膜晶体管具有一第一栅极耦合该复数条扫描线的一第m条扫描线、一第一源极耦合该复数条数据线的一第n条数据线、一第一漏极耦合该第一像素电容及该第一储存电容。

3.如权利要求2所述的多分区像素驱动电路，其特征在于，该第一次薄膜晶体管具有一第二栅极耦合该第m条扫描线，一第二源极耦合该第n条数据线，一第二漏极耦合至该第二像素电容、该第二储存电容、该第三储存电容，其中该第二次薄膜晶体管具有一第三栅极耦合一第(m+1)条扫描线，一第三源极耦合该第二漏极与该第二像素电容之间，一第三漏极耦合该第三储存电容及该第四储存电容之间。

4.如权利要求3所述的多分区像素驱动电路，其特征在于，该第m条扫描线为最后一条扫描线，其中该第(m+1)条扫描线为该虚拟扫描线。

5.如权利要求4所述的多分区像素驱动电路，其特征在于，该多分区像素阵列的该最后一条扫描线是耦合该第n条数据线，其为该虚拟扫描线之前一条扫描线。

6.如权利要求1所述的多分区像素驱动电路，其特征在于，该配线是配置于该多分区像素路阵列的右侧边、该多分区像素路阵列的左侧边、或一虚拟源极线。

7.一种多分区像素驱动方法，其特征在于，该多分区像素驱动方法是透过一多分区像素驱动电路执行，该多分区像素驱动电路包括一多分区像素阵列包含复数主像素、复数次像素、复数条扫描线、复数条数据线及一虚拟扫描线，每一该主像素包含一主薄膜晶体管、一第一像素电容及一第一储存电容，每一该次像素包含一第一次薄膜晶体管与一第二次薄膜晶体管、一第二像素电容、一第二储存电容、一第三储存电容及一第四储存电容，其中该虚拟扫描线，列于该复数条扫描线之后，该多分区像素驱动方法包含：

使该复数条扫描线由上至下依序扫描；

当扫描至一第m条扫描线时，该第m条扫描线为高电位，以使该主薄膜晶体管及该第一次薄膜晶体管开启，则一第n条数据线对该第一像素电容、该第一储存电容、该第二像素电容、该第二储存电容、该第三储存电容及该第四储存电容进行充电，并使该主像素与该次像素的电压相同；

当扫描至下一条第(m+1)条扫描线时，则该第m条扫描线回复至低电位，该主薄膜晶体管及该第一次薄膜晶体管关闭，而该第(m+1)条扫描线为高电位，以使该第二次薄膜晶体管开启而造成该第二储存电容短路而导致该主像素与该次像素的电压不同；以及

藉由耦合一配线于该复数条扫描线的一第一条扫描线与该虚拟扫描线间，利用扫描该第一条扫描线，透过该配线以将该第一条扫描线的信号传递至该虚拟扫描线以进行放电，以利于该复数条扫描线的一最后一条扫描线得以正常显示。

8.如权利要求7所述的多分区像素驱动方法，其特征在于，该多分区像素阵列的该最后一条扫描线是耦合该第n条数据线，其为该虚拟扫描线的前一条扫描线。

9.如权利要求7所述的多分区像素驱动方法，其特征在于，该配线是配置于该多分区像素阵列的右侧边、该多分区像素阵列的左侧边、或一虚拟源极线。