[发明专利]一种半导体器件及其制造方法

说明书

技术领域

本发明通常涉及一种制造半导体器件及其制造方法，具体来说，涉及一种基于栅极替代工艺的低电阻栅极器件的制造方法。

背景技术

随着半导体技术的发展，具有更高性能和更强功能的集成电路要求更大的元件密度，而且各个部件、元件之间或各个元件自身的尺寸、大小和空间也需要进一步缩小。32/22纳米工艺集成电路核心技术的应用已经成为集成电路发展的必然趋势，也是国际上主要半导体公司和研究组织竞相研发的课题之一。以“高k栅介质/金属栅”技术为核心的CMOS器件栅工程研究是32/22纳米技术中最有代表性的核心工艺，与之相关的材料、工艺及结构研究已在广泛的进行中。

目前，针对高k栅介质/金属栅技术的研究可大概分为两个方向，即前栅工艺和栅极替代工艺(也称后栅工艺)。对于栅极替代工艺，典型的步骤包括形成伪栅，接着形成伪栅的侧墙和源/漏极区，而后去除器件的伪栅以形成开口，然后将具有不同功函数的金属填入开口中重新形成栅极，这种工艺的优点在于，其栅极的形成在源、漏极生成之后，此工艺中栅极不需要承受很高的退火温度，避免了高的热预算造成器件可能的功函数转移，但此工艺在开口的侧壁上形成了一部分功函数金属，而功函数金属本身的电阻率较高，会导致栅极电阻率过高，而过高的栅极电阻率会影响器件的AC(Alternating Current，交流)性能。

因此，需要提出一种基于栅极替代工艺的能够降低器件的栅极电阻率的器件结构及其制造方法。

发明内容

为了解决上述问题，本发明提供了一种制造半导体器件的方法，所述方法包括：提供半导体衬底；在衬底上形成伪栅堆叠及其侧墙，以及在所述伪栅堆叠两侧的半导体衬底内形成源极区和漏极区，所述伪栅堆叠包括高k栅介质层和伪栅极；去除所述伪栅极，暴露所述高k栅介质层以形成开口；覆盖所述开口内的底部和侧壁形成功函数金属层，以及在功函数金属层上形成填满所述开口的第一金属层；将所述开口内功函数金属层与第一金属层的上部去除；在所述开口内填充第二金属层。

在上述基础上，其中所述第一金属层和第二金属层可以从包含下列元素的组中选择元素来形成：Al、Ti、Ta、W、Cu及其组合。在这个工艺中，在去除伪栅极之后，可以进一步去除下面的高k栅介质层，再重新淀积一层高k栅介质层。这么做的好处是避免在去除伪栅极时对高k栅介质层的破坏。

本发明还提供了一种半导体器件，其中所述器件包括：半导体衬底；形成于半导体衬底上的栅堆叠以及侧墙；形成于所述栅堆叠两侧的半导体衬底内的源极区和漏极区；其中所述栅堆叠的下部包括：高k栅介质层；形成于所述高k栅介质层上的功函数金属层；形成于所述功函数金属层上的第一金属层，其中所述第一金属层的底部和侧壁由所述功函数金属层覆盖；其中所述栅堆叠的上部包括形成于所述第一金属层及功函数金属层上的第二金属层。其中所述第一金属层和第二金属层可以从包含下列元素的组中选择元素来形成：Al、Ti、Ta、W、Cu及其组合。

以上所述的半导体器件及其制造方法中，其中第二金属层的电阻率小于第一金属层的电阻率，并且第一金属层的电阻率小于功函数金属层的电阻率。

通过采用本发明所述的方法，在形成包括功函数金属层和第一金属层后，将功函数金属层和第一金属层去除一部分，其去除部分由另一低电阻率的第二金属层替代形成，这样大大减小了栅电极的电阻率，进而有效提高了器件的AC特性。

附图说明

图1示出了根据本发明的实施例的半导体器件的制造方法的流程图；

图2-11示出了根据本发明的实施例的半导体器件各个制造阶段的示意图。

具体实施方式

本发明通常涉及制造半导体器件的方法。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此外，本发明提供的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。