[发明专利]具有选择晶体管的集成电路存储器器件

权利要求书

1.一种非易失性存储器器件，包括：

位于衬底上的非易失性存储器单元的垂直NAND型串；以及

下串选择晶体管，所述下串选择晶体管在所述非易失性存储器 单元的垂直NAND型串与所述衬底之间延伸，所述下串选择晶体管在 内部具有半导体沟道区、与所述半导体沟道区相对地延伸的栅电极以 及在所述半导体沟道区与所述栅电极之间的下选择栅电介质层，所述 下串选择晶体管沿着所述半导体沟道区的长度具有非均匀阈值电压 特性，

其中，所述下串选择晶体管的所述栅电极具有线形状并且同与 之相邻的另一栅电极分离，

其中，所述下选择栅电介质层延伸至所述下串选择晶体管的栅 电极的上表面和下表面。

2.根据权利要求1所述的存储器器件，还包括：所述衬底中的 第一传导类型的公共源区，所述公共源区与所述半导体沟道区形成 P-N整流结。

3.根据权利要求2所述的存储器器件，其中，所述半导体沟道 区与所述栅电极的侧壁相对地延伸。

4.根据权利要求1所述的存储器器件，其中，所述半导体沟道 区被非均匀地掺杂。

5.根据权利要求1所述的存储器器件，其中，所述半导体沟道 区具有L形的横截面。

6.一种半导体存储器器件，包括：

有源图案，所述有源图案设置在半导体衬底上并且朝向远离所 述半导体衬底的方向延伸；

下选择栅，所述下选择栅控制被限定在所述半导体衬底处的第 一沟道区和被限定在所述有源图案的下部处的第二沟道区；以及

下选择栅电介质层，所述下选择栅电介质层在所述有源图案与 所述下选择栅之间，并且所述述下选择栅电介质层延伸至所述下选择 栅的上表面和下表面，

其中，所述第一沟道区的第一阈值电压与所述第二沟道区的第 二阈值电压不同，

其中，所述下选择栅具有线形状并且同与之相邻的另一下选择 栅分离。

7.根据权利要求6所述的半导体存储器器件，其中，所述第一 阈值电压的绝对值比所述第二阈值电压的绝对值大。

8.根据权利要求7所述的半导体存储器器件，其中，所述第一 沟道区的掺杂剂浓度比所述第二沟道区的掺杂剂浓度高。

9.根据权利要求6所述的半导体存储器器件，还包括：公共源 区，所述公共源区形成在所述第一沟道区侧的半导体衬底中。

10.根据权利要求9所述的半导体存储器器件，其中，所述下 选择栅沿着一个方向与所述公共源区平行地延伸。

11.根据权利要求6所述的半导体存储器器件，还包括：

栅间电介质图案和单元栅，所述栅间电介质图案和所述单元栅 交替堆叠在所述下选择栅上，所述栅间电介质图案和所述单元栅具有 与所述有源图案的侧壁相邻的相应侧壁；

数据储存层，所述数据储存层设置在每个所述单元栅与所述有 源图案之间；

上选择栅，所述上选择栅设置在所述栅间电介质图案中最上面 的栅间电介质图案上，所述上选择栅具有与所述有源图案相邻的一个 侧壁。

12.根据权利要求11所述的半导体存储器器件，其中，所述下 选择栅电介质层包括：

在所述半导体衬底与所述下选择栅之间的第一下选择栅电介质 层；以及

在所述有源图案与所述下选择栅之间的第二下选择栅电介质 层，并且

所述半导体存储器器件还包括在所述有源图案与所述上选择栅 之间的上选择栅电介质层，

其中，至少所述第二下选择栅电介质层和所述上选择栅电介质 层包括与所述数据储存层的材料相同的材料。

13.根据权利要求11所述的半导体存储器器件，还包括：

漏区，所述漏区形成在所述有源图案的上部中；以及

位线，所述位线电连接到所述漏区，

其中，所述上选择栅在与所述半导体衬底的上表面平行的一个 方向上延伸，并且所述位线与所述上选择栅交叉。