[发明专利]电荷俘获非挥发半导体存储器及其制造方法

说明书

技术领域

本发明涉及一种非挥半导体发存储器，尤其涉及一种电荷俘获非挥发半导体存储器及其制备方法。

背景技术

非挥发半导体存储器(Non-volatile memory)由于具有低功耗、小体积、高密度、可重复擦写等特性，在移动通信、数据终端、多媒体、消费类电子及国防电子装备等领域具有广泛的应用。

非挥发半导体存储器主要包括浮栅(Floating Gate)非挥发半导体存储器和电荷俘获(Charge Trapping)非挥发半导体存储器。浮栅非挥发半导体存储器是利用多晶硅形成浮栅，并且电荷存储在浮栅中，因此如果所述多晶硅中存在任何缺陷，则电荷保留时间将显著降低。相反，电荷俘获非挥发半导体存储器是使用氮化物层代替所述多晶硅，电荷存储在氮化物层中，因此对缺陷的敏感性相对较低。此外，相较于浮栅非挥发半导体存储器，电荷俘获非挥发半导体存储器具有更好的可缩微性。另外，电荷俘获非挥发半导体存储器还具有分立的存储介质、较薄的隧穿氧化层、良好的数据保持特性以及完全与微电子工艺兼容等优点。因此，目前电荷俘获非挥发半导体存储器被认为在30纳米以下将逐渐取代浮栅非挥发半导体存储器。

一般而言，电荷俘获非挥发半导体存储器的编程和擦除技术来源于沟道热电子发射(Channel Hot-Election Injection)与沟道热空穴发射(Channel Hot-HoleInjection)。电荷俘获非挥发半导体存储器的编程(Program)是通过传统的沟道热电子发射在漏端附近完成的，而擦除(Erase)则是通过沟道热空穴发射在漏端附近完成的。目前，电荷俘获非挥发半导体存储器的源极和漏极区域的半导体结同为P-N结结构。

然而随着器件的尺寸越来越小，所述电荷俘获非挥发半导体存储器的沟道长度也相应不断地缩短。为了产生充足的漏端热电子或者热空穴注入，源极和漏极区域的半导体结同为P-N结结构这一特征导致编程及擦除电压很难被缩小，热电子注入效率低，编程速度慢，功耗较大。

发明内容

针对所述电荷俘获非挥发半导体存储器存在的问题，有必要提供一种编程电压低、编程速度快、功耗较低及可靠性较高的电荷俘获非挥发半导体存储器。

同时，也有必要提供一种所述非挥发半导体存储器的制备方法。

一种电荷俘获非挥发半导体存储器，其包括半导体衬底、源极区域、漏极区域、依次形成在所述半导体衬底上的隧道绝缘层、电荷俘获层、阻挡绝缘层和栅电极。所述漏极区域及源极区域均包括金属半导体结。

优选地，所述源极区域的金属半导体结的金属为金属硅化物，所述金属硅化物为硅化钴、硅化镍、硅化钛、硅化钨、硅化铂中任意一种。

优选地，所述电荷俘获非挥发半导体存储器进一步包括形成在所述栅电极上的第一金属层。

优选地，所述第一金属层是金属钨层或者硅化钨层。

优选地，所述电荷俘获非挥发半导体存储器进一步包括形成在所述第一金属层上的硬掩膜层。

优选地，所述半导体衬底具有所述漏极区域及源极区域，所述隧道绝缘层形成在所述半导体衬底上除所述源极区域和所述漏极区域以外的区域，所述电荷俘获层、阻挡绝缘层、栅电极、第一金属层及硬掩膜层依次形成在所述隧道绝缘层上。

优选地，所述电荷俘获非挥发半导体存储器进一步包括侧墙，所述半导体衬底上对应所述漏极区域和所述源极区域的空间分别形成第一开口及第二开口，所述侧墙分别形成在所述第一、第二开口内，并且分别位于所述隧道绝缘层至硬掩膜层的侧边。

一种电荷俘获非挥发半导体存储器的制造方法，其包括如下步骤：提供半导体衬底，在所述半导体衬底上依次形成隧道绝缘层、电荷俘获层、阻挡绝缘层、栅电极、第一金属层及硬掩膜层；依次刻蚀所述硬掩膜层、所述第一金属层、所述栅电极、所述阻挡绝缘层、所述电荷俘获层及所述隧道绝缘层，形成对应于漏极区域的第一开口及对应于源极区域的第二开口，所述第一、第二开口都暴露出所述半导体衬底；沉积介质层并刻蚀所述介质层形成侧墙，所述侧墙分别位于所述第一、第二开口内，并且位于所述隧道绝缘层至硬掩膜层的两侧；及形成第二金属层，所述第二金属层与所述半导体衬底反应，使所述漏极区域及所述源极区域形成相应的金属半导体结。

优选地，所述第二金属层是钛层、钴层、镍层、铂层中任意一种或者其混合物。

优选地，所述介质层的厚度小于所述第一开口和第二开口的宽度一半中较小的一个。

优选地，所述介质层为二氧化硅层、氮化硅层或两者的混合层。