[发明专利]微电容MOS变容管和变容二极管的短路去嵌测试结构

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及一种微电容MOS变容管和变容二极管的短路去嵌测试结构。

背景技术

金属氧化物半导体(MetalOxide Semicoductor，以下简称：MOS)变容管和变容二极管都是电容随电压变化的元件，是射频和混合信号(mix-signal)电路，尤其是电压控制振荡器(Voltage Controlled Oscillator，以下简称：VCO)电路中的重要元件。而随着集成电路的发展，某些电路的驱动工作频率已经超过3GHz，例如，在高速电路中，产生时钟信号的VCO电路需要采用最小电容值小于或等于100fF(10^-10F)的微电容MOS变容管或变容二极管。

为了在电路设计过程中获得电路的各个参数，并利用这些参数进行电路设计，需要采用测试结构对设计的电路进行测试。在测试过程中，由于微电容MOS变容管和变容二极管的短路测试结构的电阻很小，因此，微电容MOS变容管和变容二极管的短路测试结构很容易受到其短路测试结构的寄生电阻的影响，进而会使实际电路与设计电路之间存在很大的偏差。因此在电路设计过程中，需要引入去嵌测试结构来去除微电容MOS变容管和变容二极管短路测试结构中的寄生电阻。但现有短路去嵌测试结构在去除MOS变容管和变容二极管测试结构的寄生电阻的过程中去嵌不彻底，造成实际电路与设计电路之间存在较大偏差。

由于变容二极管和MOS变容管所用的测试结构类似，故以MOS变容管为例进行说明。

图1A是MOS变容管的结构图，如图1A所示，栅101A与有源区102A的重叠部分为有效面积，W为有源区102A的宽度，L为栅101A的宽度，N为栅数(以下用W1L1N1代表W＝1um，L＝1um，L＝1的MOS变容管器件)。

MOS变容管的品质因数Q为

Q≈1/ωCtotalRintrinsic+Rextrinsic]]>

其中，ω为角频率，C_total为MOS变容管的总电容，R_int rinsic为MOS变容管的本征电阻，R_extrinsic为MOS变容管的外部电阻。MOS变容管测试结构引进的引线电阻通常采用短路测试结构做去嵌处理，若短路去嵌不彻底则会造成测试数据中R_extrinsic部分偏大，使得所测试的MOS变容管的品质因数较实际MOS变容管的品质因数低。

图1B是现有技术在5GHz下测量的不同尺寸的MOS变容管的品质因数Q变化的示意图。如图1B所示，其中，纵坐标为MOS变容管的品质因数Q，横坐标为MOS变容管的尺寸。可以看出，在5GHz下，MOS变容管的品质因数Q均小于10，而其理论Q值及实践应用证明是可以达到10以上的。

图1C是现有技术常用的四步去嵌测试结构的示意图。如图1C所示，该测试结构101C包括简单开路102C、简单短路103C、短路一104C、短路二105C和开路106C五种测试结构。其中，G是接地端口，S是接信号端口，在图1C所示的各个测试结构中，就MOS变容管而言，右侧的接信号端口S接源/漏极端，左侧的接信号端口S接栅极端，4个接地端口G均接地。