[发明专利]自动校准和差通道扩频码相位一致的处理方法

权利要求书

1.一种自动校准和差通道扩频码相位一致的处理方法，其特征在于包括如下步骤：

(1)在可编程门阵列芯片FPGA内，设计两级存储器FIFO1、FIFO2级联，FIFO1的读写时钟受控于扩频码钟，FIFO2的读写时钟受控于FPGA内的高速系统工作时钟，和路经锁相环恢复出的扩频码通过FIFO1和FIFO2，改变和路扩频码相位的延迟量，将其同差路信号扩频码相位对准一致；

(2)在数字信号处理器芯片DSP内，设计整个相位校准过程的逻辑控制程序，用于接收应用软件下达的相位校准命令，控制改变FPGA内FIFO1和FIFO2的读写延迟量，完成扩频码相位搜索的粗测和精测过程；

(3)利用具备下达相位校准命令功能的应用软件下达相位校准命令，由DSP程序接收该命令，启动校准过程，DSP程序依次控制改变FIFO1和FIFO2的读写延迟量，进行相位搜索，最后DSP程序将相位搜索结果设置到FPGA内，将和差通道扩频码相位校准一致，自动组织完成整个校准过程。

2.如权利要求1所述的自动校准和差通道扩频码相位一致的处理方法，在相位校准过程中，DSP程序首先设置FIFO1的读写延迟量在-n～+n范围内变化，在±n个码片范围内进行一次粗测，找出FIFO1的最佳读写延迟量n1；然后DSP程序改变FIFO2的读写延迟量，进行一次精测，将和差两通道扩频码相位校准一致，其中n是相位校准搜索的范围，是一个可由上述应用软件改变的可控参数。

3.如权利要求2所述的自动校准和差通道扩频码相位一致的处理方法，其 特征在于，在所述的粗测中，DSP程序首先将FIFO2的读写延迟量设定为0，然后控制对FIFO1的读写延迟量在±n个码片范围内进行搜索，正向搜索时，DSP程序设置FIFO1的读写延迟量在0～n范围内变化；负向搜索时，设置FIFO1的读写延迟量在(N-n)～N范围内变化，DSP程序每控制改变一次FIFO1的读写延迟量，便记录相应状态下获得的角误差电压，最后DSP程序在记录下来的各个状态中依据角误差电压最大绝对值点的所对应的控制状态为最佳作为判决准则，找出FIFO1的最佳读写延迟量n1，完成扩频码相位的粗测过程，其中N为扩频码周期。

4.如权利要求2所述的自动校准和差通道扩频码相位一致的处理方法，其特征在于，在所述的精测中，DSP程序首先设置FIFO1的读写延迟量为n1-1，再改变FIFO2的读写延迟量，使FIFO2读写延迟量在0～M范围内变化，DSP程序每控制改变一次FIFO2的读写延迟量，便记录相应状态下获得的角误差电压，最后DSP程序在记录下来的各个状态中按照粗测过程相同的判决准则，找出FIFO2的最佳读写延时量n2，完成一次扩频码相位精测过程，其中M为两个扩频码钟时间内的对应的高速系统工作时钟的个数。