[发明专利]基于TDMP的超高速低功耗QC-LDPC码解码器

说明书

技术领域

本发明属于无线通信和微电子技术领域，具体涉及一种超高速低功耗可配置QC-LDPC 码解码器，可以应用于超高速的无线数字通信、光纤通信、卫星通信、多媒体数字广播和 磁光学存储等诸多系统。

背景技术

低密度奇偶校验码(LDPC，Low-Density Parity-Check Codes)于20世纪60年代初 由Gallager博士发明。由于其解码复杂度很高，起初30多年不被重视。直到20世纪90 年代中期被重新发现和证明具有相当好的功率有效性，LDPC码获得了高速发展和广泛运 用。准循环LDPC  (QC-LDPC)码作为其中一个非常重要的分支，具有线性编码复杂度 和非常有利的部分并行解码结构，被广泛地应用于如DVB-S2、IEEE 802.11n(Wireless LAN)、IEEE 802.16e(WiMAX)、DTMB和CMMB等系统中。

QC-LDPC码解码算法不断简化。Gallager博士提出的两相迭代解码算法(Two-Phase Message-Passing Algorithm)计算复杂，需要大量的指数运算、乘法运算和查表运算。由于 指数运算数据动态范围特别大、解码不够稳定，解码算法从实数域演进到对数似然比 (Logarithmic Likelihood Ratio)解码算法。基于此，出现了三种简化解码算法：1)最小 和解码算法(Min-Sum)；2)基于偏移量最小和(Offset-Based Min-Sum)解码算法；3) 归一化最小和(Normalized Min-Sum)解码算法。第一种算法解码复杂度最低，但性能较 差；第二、三种算法在解码复杂度和性能上取得折中。归一化最小和解码算法由于能最大 限度的降低保存中间信息的存储器资源，被广泛采用。为了加快收敛速度，出现了基于 Turbo码信息传递的解码算法(Turbo-Decoding Message-Passing Algorithm)。

解码结构不断更新。理论上存在三种典型的解码硬件结构：1)全串行结构；2)部分 并行结构；3)全并行结构。QC-LDPC码的特点是：码长越长，性能越好。为了获得最好 的性能，绝大部分QC-LDPC码码长介于1000到10000之间。折中考虑面积和吞吐量，部 分并行的结构被绝大部分解码器采用。随之而来产生了很多部分并行解码器，不同之处只 在于横向更新和纵向更新的并行度。对于QC-LDPC码(M，N，b，t)，典型的部分并行 度有k×M、k×N和k×b(k是一个大于零的实数，比如1、2、3、4、1/2、1/3、1/4等等)。

随着现代通信广播系统向着超高数据吞吐率、大容量、高可靠性的方向发展，以及标 准层出不穷和多样化，一种可以兼容多标准的超高速可配置QC-LDPC解码器硬件结构成 为大势所趋。同时随着无线通信广播的高速发展，以及便携式移动终端用户群不断扩大， 超低功耗实现尤为重要。

发明内容

本发明的目的在于提出一种吞吐量大、芯片功耗低、可避免存储器访问冲突的可配置 QC-LDPC码解码器。

在保证解码性能的前提下，本发明需要解决以下四个关键技术问题。

可配置性：解码结构能够很好的移植到其它任何规则或者非规则的QC-LDPC码(M， N，b，t)中。全串行结构具有可配置性，但解码吞吐量极低。全并行结构解码吞吐量高(所 有行或者所有列同时并行更新)，但缺乏可配置性。典型的部分并行结构不仅具有较高的 吞吐量，而且具有较强的可配置性。

吞吐量：在可配置性较强的基础上，最大限度的提高解码吞吐量。对于QC-LDPC码 (M，N，b，t)，并行度为M、N或者b时，解码器能够达到的吞吐量一般小于250兆比 特每秒(Mb/s)。为了进一步提高吞吐量，并行度需要提高到M、N或者b的整数倍k(k 大于1)。本文设计的目标是：当工作在200兆赫兹和10次迭代时，解码器能够达到1千 兆比特每秒(Gb/s)左右。

芯片功耗：在满足可配置性和吞吐量要求的情况下，最大限度的降低芯片功耗。比如 减少存储器资源、降低存储器访问次数、减少算术逻辑单元、降低寄存器翻转次数等等。 本文设计的目标是：对于WiMAX中的QC-LDPC码(M，N，b，t)，功耗效率能够小于 50皮焦每比特每次迭代(pJ/bit/iteration)。