[发明专利]一种虚拟源地电压产生电路

说明书

技术领域

本发明涉及集成电路制造领域，尤其涉及一种虚拟源地电压产生电路。

背景技术

半导体集成电路芯片设计中，集成电路芯片经常会预留一些引脚用于后续 阶段的功能改进。但为了保证芯片的正常工作或稳定性，通常需要给这些预留 的引脚一个固定的电压，如固定为源电压或接地电压。但实际应用中，如果在 集成电路芯片预留引脚加上实际的电压或接地，就会导致静电释放而损坏芯 片。因而，通常需要采用虚拟的源电压产生电路及地电压产生电路分别提供源 电压及地电压到上述芯片预留的引脚。

如图1所示，传统的源电压产生电路由1个PMOS管、2个NMOS管组 成。若晶体管P1的源极电压Vdd与反馈晶体管N2的导通电压V_TN2之间的差 值Vdd-V_TN2大于P1的导通电压|V_TP1|，则P1导通，N1截止，P1的输出电 压为Vdd，从而得到虚拟源电压Vdd。但实际生产时，由于生产工艺的差异， 反馈晶体管N2的导通电压V_TN2会不同。若P1的源极电压Vdd较小，而N2 的导通电压很大，则Vdd-V_TN2小于P1的导通电压|V_TP1|时，P1截止，P1 输出电压可能为低电压，而不能提供源电压Vdd。由此可见，传统的源电压电 路具有很明显的限制，即P1的源极电压比较大且反馈晶体管的导通电压V_TN2比较小。

如图2所示，传统的地电压产生电路由2个PMOS管、1个NMOS管组 成。若反馈晶体管P4的源极电压Vdd与导通电压V_TP4之间的差值Vdd-V_TP4 大于N6的导通电压V_TN6，则N6导通，N6的输出电压为地电压‘0’。但实际 生产时，由于生产工艺的差异，反馈晶体管P4的导通电压V_TN4会不同。若源 极电压Vdd较小，而P4的导通电压V_TP4较高，则Vdd-V_TP4小于N6的导通电 压V_TN6时，N6截止，N6输出可能为高，而不能提供地电压‘0’。由此可见， 传统的地电压电路也具有很明显的限制，要求源极电压Vdd较高且反馈晶体管 P4的导通电压V_TP4较小。

由上述可知，无论源电压产生电路或地电压产生电路，均对反馈晶体管的 导通电压及源极电压有较高的要求的缺陷，输出电压的稳定性较差，且不能同 时提供源电压及地电压。

发明内容

本发明的目的在于提供一种源极电压取值范围大、输出稳定性高的虚拟源 地电压产生电路。

本发明提供一种虚拟源地电压产生电路，它包含：高低电压产生电路，由 极性相反的两反相器电路并联组成，用于产生一高电压及一低电压；分离电路， 用于依据高电压及低电压输出源电压或地电压。

优选的，上述分离电路为或门电路，所述或门电路为至少由两个PMOS 管并联组成。

优选的，上述分离电路为或门电路，所述或门电路为或门。

优选的，上述分离电路为与门电路，所述与门电路至少由两个NMOS并 联组成。

优选的，上述分离电路为与门电路，所述或门电路为与门。

本发明还提供另一种虚拟源地电压产生电路，它包含：高低电压产生电路，

由极性相反的两反相器电路并联组成，用于产生一高电压及一低电压；分离电

路，用于依据高电压及低电压输出源电压和地电压。

优选的，上述分离电路由与门电路及或门电路组成。

优选的，上述或门电路为至少由两个PMOS管并联组成。

优选的，上述或门电路为或门。

优选的，上述与门电路至少由两个NMOS并联组成。

优选的，上述与门电路为与门。

采用本发明的虚拟源地电压电路，由于高低电压产生电路由两反相器电路 组成，源极电压Vdd的取值范围较大，再结合分离电路，则能输出高稳定性的 源电压或地电压，或者输出高稳定性的源电压及地电压。

附图说明

图1为现有技术中虚拟源电压产生电路结构图；

图2为现有技术中虚拟地电压产生电路结构图；

图3为本发明虚拟源地电压产生电路功能框图；

图4为具体实施方式中的一种虚拟源地电压产生电路结构图；