[发明专利]可堆栈式封装结构的制造方法

说明书

技术领域

本发明关于一种可堆栈式封装结构的制造方法，详言之，关于一种具有重布层及穿导孔的可堆栈式封装结构的制造方法。

背景技术

参考图1，显示已知堆栈式封装结构的示意图。该已知堆栈式封装结构1包括一中介基板10及一芯片20。该中介基板10包括一本体11、数个穿导孔12、数个导电迹线13、数个焊垫14及数个焊球15。该本体11具有一第一表面111及一第二表面112。这些穿导孔12贯穿该本体11，且显露于该第一表面111及该第二表面112。这些导电迹线13位于该本体11的第一表面111，且电性连接至这些穿导孔12。这些焊垫14位于该本体11的第二表面112，且电性连接至这些穿导孔12。这些焊球15位于这些焊垫14上。该芯片20位于该中介基板10上。该芯片20包括数个芯片焊垫21及数个凸块22，这些凸块22位于这些芯片焊垫21及这些导电迹线13之间，该芯片20通过这些凸块22电性连接至该中介基板10。

该已知堆栈式封装结构1的缺点如下。该已知堆栈式封装结构1利用该中介基板10使该芯片20对外电性连接，然而，使用该中介基板10会增加产品厚度，且该中介基板10的工艺复杂，会提高制造成本。此外，该芯片20的这些凸块22之间距微小，而不易形成一底胶(Underfill)(图中未示)以包覆这些凸块22。

因此，有必要提供一种可堆栈式封装结构的制造方法，以解决上述问题。

发明内容

本发明提供一种可堆栈式封装结构的制造方法，其包括以下步骤：(a)提供一第一载体，该第一载体具有一表面；(b)设置至少一芯片于该第一载体的表面，该芯片包括一第一表面、一第二表面、一主动线路层及至少一穿导孔，该主动线路层位于该芯片内，且显露于该第二表面，该穿导孔位于该芯片内，且连接至该主动线路层；(c)形成一封胶体于该第一载体的表面，以包覆该芯片，该封胶体包括一表面，该表面附着于该第一载体的表面；(d)移除该第一载体，以显露该芯片的第二表面及该封胶体的表面；(e)形成一第一重布层(Redistribution Layer，RDL)及至少一第一凸块，该第一重布层位于该芯片的第二表面及该封胶体的表面，且通过该主动线路层电性连接至该穿导孔，该第一凸块位于该第一重布层上，且通过该第一重布层电性连接至该主动线路层及该穿导孔；(f)提供一第二载体；(g)将该第一重布层的一表面设置于该第二载体；(h)移除部分该芯片及部分该封胶体，以显露该穿导孔于该芯片的第一表面；(i)形成一第二重布层于该芯片的第一表面，且电性连接至该穿导孔；及(j)移除该第二载体。

本发明另提供一种可堆栈式封装结构的制造方法，其包括以下步骤：(a)提供一第一载体，该第一载体具有一表面；(b)设置至少一芯片于该第一载体的表面，该芯片包括一第一表面、一第二表面及一主动线路层，该主动线路层位于该芯片内，且显露于该第二表面；(c)形成一封胶体于该第一载体的表面，以包覆该芯片，该封胶体包括一表面，该表面附着于该第一载体的表面；(d)移除该第一载体，以显露该芯片的第二表面及该封胶体的表面；(e)形成一第一重布层及至少一第一凸块，该第一重布层位于该芯片的第二表面及该封胶体的表面，且电性连接至该主动线路层，该第一凸块位于该第一重布层上，且通过该第一重布层电性连接至该主动线路层；(f)提供一第二载体；(g)将该第一重布层的一表面设置于该第二载体；(h)移除部分该芯片及部分该封胶体；(i)形成至少一穿导孔于该芯片内，其中该穿导孔连接至该主动线路层，且显露于该芯片的第一表面；(j)形成一第二重布层于该芯片的第一表面，且电性连接至该穿导孔；及(k)移除该第二载体。

藉此，该第二重布层使该可堆栈式封装结构在应用上有较多弹性。此外，该穿导孔形成于该芯片内，且电性连接至该第一重布层，而不需使用额外的组件，故可减少制造成本且缩小产品尺寸。

附图说明

图1显示已知堆栈式封装结构的剖面示意图；

图2显示本发明可堆栈式封装结构的制造方法的第一实施例的流程图；

图3至图9显示本发明可堆栈式封装结构的制造方法的第一实施例的示意图；

图10显示本发明可堆栈式封装结构的制造方法的第二实施例的流程图；

图11至图18显示本发明可堆栈式封装结构的制造方法的第二实施例的示意图；及

图19至图20显示本发明可堆栈式封装结构的应用示意图。

具体实施方式