[发明专利]闪存储存装置、闪存控制器及数据写入方法

说明书

技术领域

本发明涉及一种数据写入方法，尤其涉及一种兼具写入速度与储存容量的闪存储存装置、闪存控制器及数据写入方法。

背景技术

由于闪存(Flash Memory)具有非挥发性、省电、体积小以及内部无机械结构等特性，因此被广泛地应用于各种电子装置。有越来越多如记忆卡或随身碟等可携式储存装置以闪存作为其中的储存媒体。

闪存具有多个实体区块(physical block)，且每一实体区块具有多个实体页面(page)，其中在实体区块写入数据时必须根据实体页面的顺序依序地写入数据。此外，闪存根据每一记忆胞能储存的位元数可区分为单层记忆胞(Single Level Cell，SLC)NAND闪存与多层记忆胞(Multi Level Cell，MLC)NAND闪存。在SLC NAND闪存中每一个记忆胞仅能储存一个位元的数据。而在MLC NAND闪存中，每个记忆胞所储存的电荷可被区分为多个位准。因此，在MLC NAND闪存中，一个记忆胞可储存多个位元的数据。基于此，在相同记忆胞数目下，MLC NAND闪存的页面数会是SLC NAND闪存的页面数的数倍。

MLC NAND闪存的实体区块的程序化可分为多阶段。以2层记忆胞为例，实体区块的程序化可分为2阶段。第一阶段是下页(lower page)的写入部分，其物理特性类似于SLC NAND闪存，在完成第一阶段之后才程序化上页(upper page)。一般来说，下页的程序化速度会快于上页数倍。

然而，程序化速度较快的页面通常仅是整个区块的部分页面，因此若单独使用程序化速度较快的页面虽能提升写入速度，但相对来说闪存的可用容量也将大幅减少。据此，为了尽可能地使用所有的储存容量，程序化速度快或慢的页面都将被使用，这将导致数据写入速度变慢，而无法提升整体的写入效率。

发明内容

本发明提供一种数据写入方法，在提升数据写入速度的同时，不对储存装置的可用储存容量造成负面影响。

本发明提供一种闪存储存装置，提升其写入速度并确保不过度减少其中闪存的可使用空间。

本发明提供一种闪存控制器，用于具有闪存的储存装置，使其兼具写入速度以及储存容量的优势。

本发明提供一种数据写入方法，用于具有闪存的储存装置，其中闪存包括多个记忆胞且上述记忆胞划分为多个实体区块，每一实体区块包括多个实体地址，上述实体地址包括至少一快速实体地址与至少一慢速实体地址，且将数据写入至快速实体地址的速度快于将数据写入至慢速实体地址的速度，而每一记忆胞用于储存n个位元，n为大于1的整数。此数据写入方法包括将上述实体区块至少分组为一数据区(data area)与一备用区(spare area)，设定预设区块数量并从备用区提取m个实体区块，以及配置多个逻辑区块且每一逻辑区块包括多个逻辑地址，其中每一逻辑区块映射至数据区的其中一个实体区块。此方法还包括接收主机所下达的第一写入指令，此第一写入指令包括第一写入数据与第一逻辑地址，根据第一逻辑地址与预设区块数量决定m个实体区块所表示的暂存区的逻辑地址范围。此方法包括在判断第一写入数据所欲写入的所有逻辑地址在暂存区的逻辑地址范围内时，使用快速模式将第一写入数据写入至m个实体区块中。其中在快速模式中仅使用实体地址的快速实体地址来写入数据。

本发明提供一种闪存储存装置，包括连接器、闪存，以及闪存控制器。其中连接器用于耦接主机，并接收主机所下达的写入指令。闪存包括多个记忆胞且上述记忆胞划分为多个实体区块，每一实体区块包括多个实体地址，上述实体地址包括至少一快速实体地址与至少一慢速实体地址。其中，将数据写入至快速实体地址的速度快于将数据写入至慢速实体地址的速度，而每一记忆胞用于储存n个位元，n为大于1的整数。闪存控制器耦接至闪存与连接器，用于将上述实体区块至少分组为数据区与备用区，设定预设区块数量并从备用区提取m个实体区块，以及配置多个逻辑区块且每一逻辑区块包括多个逻辑地址，而每一逻辑区块映射数据区的其中一个实体区块。当闪存控制器接收主机所下达的第一写入指令，而第一写入指令包括第一写入数据与第一逻辑地址时，闪存控制器根据第一逻辑地址与预设区块数量决定m个实体区块所表示的暂存区的逻辑地址范围，并判断第一写入数据所欲写入的所有逻辑地址是否在暂存区的逻辑地址范围内。当第一写入数据所欲写入的所有逻辑地址在暂存区的逻辑地址范围内，闪存控制器使用快速模式将第一写入数据写入至m个实体区块中，其中在快速模式中仅使用实体地址中的快速实体地址来写入数据。