[发明专利]接触孔形成方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种接触孔形成方法。

背景技术

半导体集成电路的制作是极其复杂的过程，目的在于将特定电路所需的各种电子组件和线路，缩小制作在小面积的晶片上。其中，各个组件必须藉由适当的内连导线来作电性连接，才能发挥所期望的功能。

由于集成电路的制作向超大规模集成电路(ULSI)发展，其内部的电路密度越来越大，随着芯片中所含元件数量不断增加，实际上就减少了表面连线的可用空间。这一问题的解决方法是采用多层金属导线设计，利用多层绝缘层和导电层相互叠加的多层连接，这其中就需要制作大量的接触孔。例如在申请号为200610159332.x的中国专利文献中公开了一种形成接触孔的方法。

图1至图3为现有的一种接触孔形成方法的示意图。下面结合图1至图3对现有的一种接触孔的形成方法进行说明。其中，图1为形成源/漏极掺杂区后的器件剖面示意图。如图1所示，对衬底进行刻蚀填充，在各器件间形成隔离沟槽102；接着在衬底上形成栅极100及源/漏极掺杂区107和108；然后在各个栅极的顶部及源、漏极区域形成自行对准的金属硅化物层(本图中未示出)，以进一步改善其接触电特性。

图2为沉积层间介质层(ILD)后的器件剖面示意图。如图2所示，在硅片表面再覆盖一层层间介质层119，一般包括氧化物层110和覆盖氧化物层的氮化物层120。其中，对于清洗或者湿法刻蚀，氮化物120与氧化物层110相比，具有低得多的刻蚀速率。氧化硅层一般采用掺杂氧化硅层(PSG)，既可以在电学上隔离器件和互连金属层，又可以在物理上将器件与可移动粒子等杂质源隔离开。

图3为刻蚀形成接触孔后的器件剖面示意图。利用光刻及刻蚀技术在硅片的对应位置处形成接触孔。如图3所示，在同一芯片上要形成的接触孔也不相同，图中示出了三种类型的接触孔：栅极接触孔140、源/漏极接触孔150和联接栅源极(或漏极)的接触孔130，除此之外还可以包括其他类型的接触孔，例如多层布线的不同导电层之间的接触孔。形成上述接触孔的步骤通常包括刻蚀步骤和清洗步骤，刻蚀步骤用来在层间介质层中形成通孔，由于刻蚀步骤会在接触孔的底部和侧壁形成刻蚀聚合物，因此清洗步骤可以进一步的将通孔底部和侧壁的刻蚀聚合物去除，暴露金属硅化物，形成接触电特性良好的接触孔。

但是上述接触孔的形成方法中，对于湿法清洗，氮化物与氧化物层相比，具有低得多的腐蚀速率，因此会造成在清洗步骤中接触孔的侧壁在氧化物层形成凹陷，致使在向接触孔填充导电物质时，导电物质不能完全覆盖接触孔，从而使得接触孔的电特性较差。

发明内容

本发明提供了一种接触孔形成方法，该方法在减小对接触孔侧壁的损伤，提高了接触孔底部的接触电特性。

本发明提供了一种接触孔形成方法，包括步骤：

提供半导体结构，其包括衬底；位于衬底中及衬底上的MOS器件；覆盖MOS器件和衬底的层间介质层，所述层间介质层包括氧化物层和位于所述氧化物层上的氮化物层；

对所述层间介质层进行刻蚀，刻蚀停止在衬底表面，在所述层间介质层中形成通孔，所述刻蚀的同时在通孔内形成刻蚀聚合物；

对所述刻蚀聚合物和所述通孔暴露的衬底进行干法刻蚀，使所述通孔延伸至衬底内；

用酸性溶液清洗，去除所述通孔内剩余的刻蚀聚合物。

可选的，对所述刻蚀聚合物和所述通孔暴露的衬底进行干法刻蚀步骤中，刻蚀气体为NF3或者NF3和惰性气体的混合气体。

可选的，所述氮化物层的材料为氮化硅，所述氧化物层的材料为PSG。

可选的，对所述刻蚀聚合物和所述通孔暴露的衬底进行干法刻蚀步骤中NF3的流量为4sccm至8sccm，腔室压强为20mt至30mt，射频功率为40w至60w，电极温度为60摄氏度，时间为15s至20s。

可选的，所述酸溶液为：HF溶液。

可选的，所述HF溶液浓度小于或等于500ppm，清洗时间为101s至130s。

本发明还提供了一种接触孔形成方法，包括步骤：

提供半导体结构，其包括衬底；位于衬底上的导电层；覆盖所述导电层的层间介质层，所述层间介质层包括氧化物层和位于所述氧化物层上的氮化物层；

对所述层间介质层进行刻蚀，刻蚀停止在衬底表面，在所述层间介质层中形成通孔，所述刻蚀的同时在通孔内形成刻蚀聚合物；

对所述刻蚀聚合物和所述通孔暴露的衬底进行干法刻蚀，使所述通孔延伸至衬底内；

用酸性溶液清洗，去除所述通孔内剩余的刻蚀聚合物。