[发明专利]本征MOS晶体管及其形成方法

说明书

技术领域

本发明涉及半导体制造工艺，特别涉及一种本征MOS晶体管及其形成方法。

背景技术

随着集成电路集成度的提高，器件尺寸逐步按比例缩小，目前特征尺寸已达到32nm量级。金属氧化物半导体场效应管(MOS)是最常见的半导体器件，是构成各种复杂电路的基本单元。MOS晶体管基本结构包括三个主要区域：源极(source)、漏极(drain)和栅电极(gate)。其中源极和漏极是通过高掺杂形成的，根据器件类型不同，可分为n型掺杂(NMOS)和p型掺杂(PMOS)。

由于MOS晶体管的阈值电压是与衬底掺杂浓度有关的，为了提高MOS晶体管的阈值电压(threshold voltage)，现有技术中的MOS晶体管大多是形成在半导体衬底中的阱区(well)中，以NMOS晶体管为例，其形成过程包括：对半导体衬底进行P型离子注入，形成P阱(P-well)；在所述P阱上依次形成栅介质层和栅电极；以栅电极为掩膜对所述半导体衬底进行N型离子注入，形成源/漏极。

另外，现有技术中也有一种类型的MOS晶体管，其并非形成于阱区中，而是直接形成在半导体衬底中的，此类MOS晶体管称为本征MOS晶体管(native MOS)。仍以NMOS晶体管为例，其形成过程包括：在P型半导体衬底上依次形成栅介质层和栅电极；以栅电极为掩膜对所述半导体衬底进行N型离子注入，形成源/漏极。由于本征MOS晶体管是直接形成在半导体衬底内的，其形成过程不包括阱区的离子注入过程。由于没有形成阱区的离子注入过程，所述P型半导体衬底的掺杂浓度比通常的形成有阱区的MOS晶体管的衬底(即阱区)低很多，因而其阈值电压也相应的低很多。仍以NMOS晶体管为例，本征NMOS晶体管的阈值电压接近于0，为“常开”(already on)状态，属于耗尽型MOS晶体管；而形成于阱区中的NMOS晶体管的阈值电压则为正电压，为增强型MOS晶体管。

由于本征MOS晶体管具有较高的响应速度，因而较多的应用于低电压电路以及电流镜电路中。但是，由于其阈值电压较低，属于耗尽型MOS晶体管，为常开状态，限制了其应用范围。

关于本征MOS晶体管，更多详细内容请参考已经公开的申请号为200310109233.7的中国专利申请。

发明内容

本发明解决的问题是提供一种本征MOS晶体管及其制造方法，提高本征MOS晶体管的阈值电压。

为解决上述问题，本发明提供了一种本征MOS晶体管，包括：

半导体衬底；

栅介质层，形成于所述半导体衬底上；

栅电极，形成于所述栅介质层上；

源极和漏极，分别直接形成于所述栅电极两侧的半导体衬底内；

所述栅电极的掺杂类型与源极和漏极的掺杂类型相反。

可选的，所述半导体衬底的掺杂类型为P型离子，所述源极和漏极的掺杂类型为N型离子，所述栅电极的掺杂类型为P型离子。

可选的，所述半导体衬底的掺杂类型为N型离子，所述源极和漏极的掺杂类型为P型离子，所述栅电极的掺杂类型为N型离子。

可选的，所述半导体衬底的掺杂浓度范围为1E16/cm³至10E16/cm³。

可选的，所述源极和漏极的掺杂浓度范围为1E19/cm³至10E19/cm³。

可选的，所述栅电极的掺杂浓度范围为1E19/cm³至10E19/cm³。

可选的，所述本征MOS晶体管还包括侧墙，形成于所述栅电极和栅介质层两侧的半导体衬底上。

为解决上述问题，本发明提供了一种本征MOS晶体管的形成方法，包括：

提供半导体衬底，所述半导体衬底上依次形成有栅介质层和栅电极，所述栅电极一侧的半导体衬底为源区，另一侧的半导体衬底为漏区；

对所述源区和漏区进行第一离子注入，在所述半导体衬底内直接形成源极和漏极；

对所述栅电极进行第二离子注入，所述第二离子注入的离子类型与所述第一离子注入的离子类型相反。

可选的，所述半导体衬底的掺杂类型为P型离子，所述第一离子注入的离子类型为N型离子，所述第二离子注入的离子类型为P型离子。

可选的，所述第一离子注入的离子为P离子或As离子，所述第二离子注入的离子为B离子或In离子。

可选的，所述半导体衬底的掺杂类型为N型离子，所述第一离子注入的离子类型为P型，所述第二离子注入的离子类型为N型。