[发明专利]基于插值算法对称性H.264解码器的亮度插值方法无效
申请号: | 201010109019.1 | 申请日: | 2010-02-05 |
公开(公告)号: | CN101783947A | 公开(公告)日: | 2010-07-21 |
发明(设计)人: | 张多利;程贤文;杜高明;宋宇鲲;耿罗锋;贾靖华 | 申请(专利权)人: | 合肥工业大学 |
主分类号: | H04N7/26 | 分类号: | H04N7/26;H04N7/50 |
代理公司: | 安徽省合肥新安专利代理有限责任公司 34101 | 代理人: | 汪祥虬 |
地址: | 230009 *** | 国省代码: | 安徽;34 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 基于 算法 对称性 264 解码器 亮度 方法 | ||
技术领域
本发明属于视频编解码技术领域,具体涉及基于插值算法对称性复用半像素插值滤 波器的H.264解码器的亮度插值方法。
背景技术
2005年3月举行的电路与系统国际会议的论文集第5卷4558页至4561页中提到一 种分离一维的亮度插值方法,通过同时算出水平、垂直和水平垂直半像素点来提高插值 的效率。但该方法在提高插值效率的同时并没有充分挖掘插值算法的对称性以降低其超 大规模集成电路实现时的硬件复杂度,因此,采用该方法需要较多的半像素插值滤波器, 具有较大的硬件复杂度,难以节约硬件开销。
发明内容
本发明的目的是提出一种基于插值算法对称性复用半像素插值滤波器的H.264解码 器的亮度插值方法,以减小其超大规模集成电路实现时的硬件复杂度,节约硬件开销。
本发明基于插值算法对称性复用半像素插值滤波器的H.264解码器的亮度插值方法, 其特征在于按以下步骤对4x4大小的亮度块插值:
先将插值点分为垂直插值点和水平插值点:设当前整像素点所在位置为位置0,横向 正向连续相邻于位置0的三个插值点位置分别为位置1、位置2和位置3,竖向正向连续 相邻于位置0的插值点位置分别为位置4、位置8和位置12,横向正向连续相邻于位置4 的插值点位置分别为位置5、位置6和位置7,横向正向连续相邻于位置8的插值点位置 分别为位置9、位置10和位置11,横向正向连续相邻于位置12的三个插值点位置分别 为位置13、位置14和位置15;如果插值点位置属于位置1、2、3、6或位置14,则该插 值点为水平插值点,如果插值点位置属于位置0、4、5、7、8、9、10、11、12、13或位 置15,则该插值点为垂直插值点;
再根据插值点类型进行数据存储:如果为垂直插值点,则将插值数据从帧存中读取 出并按列存储到数据缓冲区中,插值点横坐标x和纵坐标y的值保持不变;如果为水平 插值点,则将插值数据从帧存中读取出来并按行存储到数据缓冲区中,插值点的横坐标x 和纵坐标y的值互换;
再在第一个时钟周期内执行以下步骤:
第一级流水线处理:
将第一列九个整数像素点数据a00、a01、a02、a03、a04、a05、a06、a07和a08从 数据缓冲区读出,并将第一列九个整数像素点数据中第一行至第六行整数像素点数据 a00、a01、a02、a03、a04和a05送入第一行六抽头加法树滤波器fir1,将第一列九个整 数像素点数据中第二行至第七行整数像素点数据a01、a02、a03、a04、a05和a06送入第 二行六抽头加法树滤波器fir2,将第一列九个整数像素点中第三行至第八行整数像素点数 据a02、a03、a04、a05、a06和a07送入第三行六抽头加法树滤波器fir3,将第一列九个 整数像素点中第四行至第九行整数像素点数据a03、a04、a05、a06、a07和a08送入第四 行六抽头加法树滤波器fir4,按以下公式
b02=(a00-5*a01+20*a02+20*a03-5*a04+a05+16)/32
b03=(a01-5*a02+20*a03+20*a04-5*a05+a06+16)/32
b04=(a02-5*a03+20*a04+20*a05-5*a06+a07+16)/32
b05=(a03-5*a04+20*a05+20*a06-5*a07+a08+16)/32
并行算出第一列垂直半像素点的值并将结果通过寄存器reg寄存一级得第一列第一行垂 直半像素点b02、第一列第二行垂直半像素点b03、第一列第三行垂直半像素点b04和第 一列第四行垂直半像素点b05;
将第一列九个整数像素点中第三行整数像素点a02送入第一列第一行寄存器组得该 寄存器组输出reg1_u1等于a02,将第一列九个整数像素点中第四行整数像素点a03送入 第一列第二行寄存器组得该寄存器组输出reg1_u2等于a03,将第一列九个整数像素点中 第五行整数像素点a04送入第一列第三行寄存器组得该寄存器组输出reg1_u3等于a04, 将第一列九个整数像素点中第六行整数像素点a05送入第一列第四行寄存器组得该寄存 器组输出reg1_u4等于a05,将第一列九个整数像素点中第七行整数像素点a06送入第一 列第五行寄存器组得该寄存器组输出reg1_u5等于a06;
再在第二个时钟周期内执行以下步骤:
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于合肥工业大学,未经合肥工业大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201010109019.1/2.html,转载请声明来源钻瓜专利网。