[发明专利]一种异步先入先出存储器

权利要求书

1.一种异步先入先出存储器，包括写逻辑单元、读逻辑单元和数据缓存，其特征在于，还包括：

宽度获取单元，用于接收宽度选择信号，根据所述宽度选择信号从读出宽度集合中获取对应的读出宽度；

所述读逻辑单元中包括读地址产生单元，用于产生并输出读地址信号和读使能信号，所述读地址的地址空间根据所述数据缓存的容量和所获取的读出宽度确定；

所述数据缓存中包括输出控制单元，用于在接收到所述读使能信号和读地址信号时，控制所述数据缓存从所述读地址处输出宽度为所获取的读出宽度的数据。

2.如权利要求1所述的异步先入先出存储器，其特征在于，所述写逻辑单元中包括：

第一地址转换单元，用于在写时钟域内，将写地址转换为表征比特位置的写比特地址，将读地址转换为表征比特位置的读比特地址；

满标志产生单元，用于对所述写比特地址和读比特地址在所述数据缓存中的相对位置进行比较，根据比较结果产生满标志。

3.如权利要求2所述的异步先入先出存储器，其特征在于：

所述第一地址转换单元进一步用于，在写时钟域内，将写地址与写入宽度相乘，得到写比特地址，将读地址与所获取的读出宽度相乘，得到读比特地址。

4.如权利要求3所述的异步先入先出存储器，其特征在于：

所述满标志产生单元进一步用于，当所述写比特地址与所述读比特地址相等，且所述相等是由于所述写比特地址从后赶上了所述读比特地址造成时，产生满标志。

5.如权利要求1所述的异步先入先出存储器，其特征在于，所述读逻辑单元中包括：

第二地址转换单元，用于在读时钟域内，将写地址转换为表征比特位置的写比特地址，将读地址转换为表征比特位置的读比特地址；

空标志产生单元，用于对所述写比特地址和读比特地址在所述数据缓存中的相对位置进行比较，根据比较结果产生空标志。

6.如权利要求5所述的异步先入先出存储器，其特征在于：

所述第二地址转换单元进一步用于，在读时钟域内，将写地址与写入宽度相乘，得到写比特地址，将读地址与所获取的读出宽度相乘，得到读比特地址。

7.如权利要求6所述的异步先入先出存储器，其特征在于：

所述空标志产生单元进一步用于，当所述写比特地址与所述读比特地址相等，且所述相等是由于所述读比特地址从后赶上了所述写比特地址造成时，产生空标志。

8.如权利要求4或7所述的异步先入先出存储器，其特征在于：

所述数据缓存的容量为写入宽度与所述读出宽度集合中包含的所有读出宽度的公倍数。

9.如权利要求1所述的异步先入先出存储器，其特征在于：

所述数据缓存为单比特访问的双端口存储器。