[发明专利]基于可编程器件的双冗余总线同步和表决电路

说明书

技术领域

本发明涉及电子计算机和自动化控制技术，基于可编程逻辑器件设计了低成本的、灵活性的、模块化的和开放性的基于可编程器件的双冗余总线同步和表决电路，对于基于可编程器件加载内核构成的双冗余容错计算机，解决了冗余容错计算机数据同步和表决的实时控制问题，实现了冗余容错计算机数据同步和表决智能管理，保证冗余容错计算机数据同步和表决高可靠性。

背景技术

自六十年代，随着计算机在一些重要领域的应用，计算机的失效会造成巨大的损失，具有故障检测和诊断等功能的余度容错高可靠控制系统开始在航天航空等领域应用。到七十年代，采用比较技术和冗余容错技术的余度容错高可靠系统，应用于通讯和航天等领域，具备了备份功能、自检功能、自恢复功能，并且一些具有代表性的大型容错冗余系统也在此期间研制成功。近年来，微电子技术的飞速发展使得嵌入式控制系统广泛应用各个领域，传统构架的容错高可靠控制系统不能满足在航空航天、国防军工、工业生产、安全控制等重要领域嵌入式控制系统应用需求，而可编程逻辑器件加载多个微处理器核的技术发展，为可编程逻辑器件设计容错嵌入式控制系统提供了条件。

现场可编程芯片是指由用户编程来实现所需功能的专用集成电路，采用可编程门阵列(Field Programmable Gate Array)技术，即由逻辑功能块排列成阵列组成，并由可编程的互连资源连接这些逻辑功能块实现所需的设计。目前现场可编程芯片规模做得很大，随着内嵌处理器核技术应用，实现的功能更强，设计的灵活性更大。

基于可编程器件的双冗余总线同步和表决电路用于容错计算机，国内未见相关的产品和相关专利。

发明内容

本发明的目的在于提供一种低成本的、灵活性的、模块化的和开放性的基于可编程器件的双冗余总线同步和表决电路，对于基于可编程器件加载内核构成的双冗余容错计算机，解决了冗余容错计算机数据同步和表决的实时控制问题，实现了冗余容错计算机数据同步和表决智能管理，保证了冗余容错计算机数据同步和表决高可靠性。

基于可编程器件的双冗余总线同步和表决电路系统结构见附图1，包括双冗余总线缓冲电路，双冗余总线同步电路，双冗余总线表决电路，双冗余总线输出电路，总线防丢步电路等组成，首先外部数据经过双冗余总线缓冲电路等待请求双冗余总线同步电路，双冗余总线同步电路控制总线读取外部数据，经过双冗余总线表决电路表决后送至可编程器件加载内核构成的双冗余容错计算机，同时总线防丢步电路控制总线防止丢失数据信息。

双冗余总线缓冲电路见附图2，双冗余总线滤波电路去除双冗余总线杂波信号，保证信号的真实性，由可编程单元设计的数据缓冲区用于存放双冗余总线滤波后的信号，在放入数据的同时写入双冗余总线同步标志。

双冗余总线同步电路见附图3，由双冗余总线同步标志进行唤醒，控制双冗余总线表决电路对可编程单元设计的数据缓冲区存放双冗余总线滤波后的信号进行读取。

双冗余总线表决电路和双冗余总线输出电路见附图4，由可编程逻辑单元设计位比较对数据缓冲区存放双冗余总线滤波后的信号进行位比较同时重新写入表决标志，同时双冗余总线输出电路通知计算机A和计算机B对数据进行读取。

数据总线防丢步电路对计算机A和计算机B进行防丢步处理，保障总线数据失步现象，保证计算机A和计算机B进程的一致性。

本发明实施例的有益效果在于，该可编程器件的双冗余总线同步和表决电路，对于基于可编程器件加载内核构成的双冗余容错计算机，解决了冗余容错计算机数据同步和表决的实时控制问题，实现了冗余容错计算机数据同步和表决智能管理，与传统的同步和表决方法比较，利用总线代替进程同步和数据表决时双冗余容错计算机之间的数据交互，减轻了冗余容错计算机任务负担，保证了冗余容错计算机数据和程序运行的高可靠性。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，并不构成对本发明的限定。在附图中：

图1可编程设计的双冗余总线同步和表决的电路系统结构；

图2双冗余总线缓冲电路工作原理；

图3双冗余总线同步电路工作原理；

图4双冗余总线表决电路和双冗余总线输出电路；

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，下面结合实施方式和附图，对本发明做进一步详细说明。在此，本发明的示意性实施方式及其说明用于解释本发明，但并不作为对本发明的限定。