[发明专利]一种SPI总线接口的固件ISP烧录器和烧录方法

权利要求书

1.一种SPI总线接口的固件ISP烧录器，其特征在于，包括微 计算机、微处理器和多路复用SPI总线目标从器件接口，所述微计算 机通过外设接口与所述微处理器连接，所述微处理器通过多路复用 SPI总线目标从器件接口与不少于1个的SPI总线目标从器件连接， 所述微处理器进一步包括四线SPI硬核和不少于1个的GPIO管脚， 所述四线SPI硬核的MOSI信号线、MISO信号线和SCK信号线扇出成 并联的不少于1个MOSI/MISO/SCK总线，所述四线SPI硬核的片选信 号线悬空，不少于1个的GPIO管脚构成片选信号线，所述 MOSI/MISO/SCK总线和所述GPIO管脚构成的片选信号线与所述多路 复用SPI总线目标从器件接口连接，并且所述GPIO管脚构成的片选 信号线通过所述多路复用SPI总线目标从器件接口分别与对应的SPI 总线目标从器件连接，

其中，所述微计算机用于将固件数据转换成所述SPI总线目标从 器件所需的SPI命令和数据流下发给所述微处理器，

所述微处理器用于作为主SPI器件将数据流单独或同时下载到 所述不少于1个的SPI总线目标从器件中，并且此时，微计算机还用 于通过微计算机外设接口通知微处理器，将微处理器所述不少于1个 的GPIO管脚形成的不少于1个的片选信号均设置为跟随微处理器四 线SPI硬核片选信号电平的变化而变化；

所述微处理器还用于从指定的其中一个SPI总线目标从器件回 读校验，并且此时，微计算机还用于通过微计算机外设接口通知微处 理器，指定微处理器的所述不少于1个的GPIO管脚形成的不少于1 个的片选信号中的一个片选信号设置为跟随微处理器四线SPI硬核 片选信号的电平的变化而变化，其余的片选信号保持为无效电平状 态。

2.根据权利要求1所述的一种SPI总线接口的固件ISP烧录器， 其特征在于，所述SPI总线目标从器件是存储器芯片。

3.根据权利要求1所述的一种SPI总线接口的固件ISP烧录器， 其特征在于，所述多路复用SPI总线目标从器件接口还包括总线驱动 器，所述总线驱动器用于增强MOSI/MISO/SCK总线的扇出能力。

4.一种SPI总线接口的固件ISP烧录方法，其特征在于，包括 以下步骤：

A、微计算机读入固件数据到内存中，并获得SPI总线目标从器 件的数量n，其中n为正整数；

B、微计算机通过微计算机外设接口通知微处理器，将微处理器 的相应于SPI总线目标从器件的n个GPIO管脚形成的n个片选信号 设置为跟随微处理器的四线SPI硬核的片选信号电平的变化而变化， 其中所述微处理器通过多路复用SPI总线目标从器件接口与SPI总线 目标从器件连接，并且所述微处理器的四线SPI硬核的MOSI信号线、 MISO信号线和SCK信号线扇出成并联的不少于1个MOSI/MISO/SCK 总线，所述四线SPI硬核的片选信号线悬空，所述MOSI/MISO/SCK总 线和所述GPIO管脚构成的片选信号线与所述多路复用SPI总线目标 从器件接口连接，并且所述GPIO管脚构成的片选信号线通过所述多 路复用SPI总线目标从器件接口分别与对应的SPI总线目标从器件连 接；

C、微计算机根据SPI总线目标从器件特性逐页下发命令和数据 流到微处理器，微处理器再作为主SPI器件将数据流同时下载到n个 SPI总线目标从器件中；

D、微计算机通过微计算机外设接口通知微处理器，指定微处理 器的相应于SPI总线目标从器件的n个GPIO管脚形成的n个片选信 号中的一个片选信号设置为跟随微处理器四线SPI硬核片选信号的 电平的变化而变化，其余的片选信号保持为无效电平状态；

E、微计算机根据SPI总线目标从器件特性逐页下发命令到微处 理器，微处理器再作为主SPI器件从所述设置为跟随微处理器四线 SPI硬核片选信号电平的变化而变化的片选信号对应的SPI总线目标 从器件中回读已下载的固件数据并上报给微计算机，微计算机利用内 存中的固件数据和回读的固件数据进行校验；

F、返回步骤D，指定下一个片选信号，直至遍历了所有SPI总 线目标从器件，完成固件数据校验。