[发明专利]SystemC系统级综合方法

说明书

技术领域

本发明涉及集成电路领域，尤其涉及一种从IEEE P1666标准SystemC语言非定时模型获得等价异构多核片上系统所需寄存器传输级代码及其软件代码的电子系统级综合方法。

背景技术

片上系统是一个具备特定功能、服务于特定市场的软件和硅集成电路的混合体，比如无线局域网基带芯片、便携式多媒体芯片、DVD播放机解码芯片等。片上系统产品的成功关键在于在恰当的时间窗口提供令目标用户满意的性能和价格。

在集成电路设计的各个阶段中，一个重要的环节称为综合。综合是在给定数字系统行为描述以及要求满足的约束条件下，找出一个满足约束条件的算法最佳结构以实现该数字系统行为。所述行为是指数字系统及其部件与外部环境的相互联系和作用。

1985年Phil Moorby发明了Verilog语言，1987年VHDL成为IEEE标准。基于这两种硬件描述语言来数字集成电路系统行为，使得组合逻辑能够和时序逻辑分开并单独优化，进而出现了逻辑综合工具，如Synopsys公司的DesignCompiler。逻辑综合也被称作寄存器传输级(Register Transfer Level，RTL)综合，是将数字系统的寄存器传输级描述优化并翻译为门级描述。寄存器传输级综合是目前使用最广泛的综合技术。

比寄存器传输级更高级的综合技术称作高层次综合技术。其最成熟的形式是使用为大家所广泛熟知的C语言进行数字集成电路系统行为建模，进而将C语言模型综合为RTL代码。由于该高层次综合通常只能综合出纯粹的单时钟域RTL代码，且通常只用于算法模块的综合，因此高层次综合也常称作算法综合。算法综合技术近年来发展迅速，像Impulse C、Catapult C和AutoESL等已经是成熟的高层次综合工具。

在2006年，SystemC语言成为IEEE P1666标准，成为继VHDL、Verilog之后硬件描述语言的新发展。近年来，SystemC被越来越多的用于设计验证、构建虚拟原型和建模软硬件混合电子系统。SystemC定义了专门的行为建模语法，其中一些语法如SC_CTHREAD，是专门针对隐式有限状态机建模的，特别适合行为综合，因此，SystemC行为综合已经成为针对SystemC的综合技术中最早成熟的技术。

已有技术，无论是基于SystemC/C++/C的算法综合，还是SystemC行为综合，都不支持SystemC中的SC_THREAD、SC_EVENT、SC_FIFO等进程和进程间通信、同步等语法，且综合结果只是一个完成特定功能的知识产权核(Intellectual Property，IP)的RTL代码。随着集成电路集成密度按照摩尔定律发展，单个芯片内可容纳的电路规模越来越大，这就要求集成电路综合技术能够支持更多的语法，如SystemC中的SC_THREAD、SC_EVENT、SC_FIFO等，从而让复杂集成电路设计的自动化程度进一步提高；然而目前尚未出现过能够支持上述语法功能的相关技术。

发明内容

为解决上述问题，本发明提出了一种SystemC系统级综合方法，以待综合SystemC非定时模型代码作为输入，找出一个异构多核片上系统结构，并生成实现所述异构多核片上系统硬件所需的寄存器传输级代码和能运行其上的软件代码，从而有效提高复杂集成电路的设计自动化程度。

该方法还可以包括以下几方面的具体步骤：

Part  A

所述的SystemC系统级综合方法的待综合SystemC非定时模型代码，包含SystemC静态和动态进程相关语法和以下SystemC专有单元语法：SC_FIFO、SC_EVENT、SC_EVENT_QUEUE、SC_MUTEX、SC_SEMAPHORE。

Part B

所述的SystemC系统级综合方法找出的异构多核片上系统的结构，由以下部分构成：

31)待综合SystemC非定时模型代码中使用的通信接口的行为模块对应的通信接口模块；

32)待综合SystemC非定时模型代码中需运算加速函数对应的运算加速模块；

33)待综合SystemC非定时模型代码中的SystemC进程所对应的处理单元模块；

34)互联所述处理单元、所述通信接口模块、所述运算加速模块的片上网络；

35)待综合SystemC非定时模型代码中SystemC专有单元对应的寄存器传输级模块、所述SystemC专有单元对应的寄存器传输级模块之间的连接及其与处理器单元之间的连接；

Part C