[发明专利]一种可重构动态逻辑门电路无效
| 申请号: | 201010000526.1 | 申请日: | 2010-01-12 |
| 公开(公告)号: | CN101783670A | 公开(公告)日: | 2010-07-21 |
| 发明(设计)人: | 李丽香;彭海朋;杨义先;胡岗;肖井华 | 申请(专利权)人: | 北京邮电大学 |
| 主分类号: | H03K19/00 | 分类号: | H03K19/00;H03K19/20 |
| 代理公司: | 暂无信息 | 代理人: | 暂无信息 |
| 地址: | 100876 *** | 国省代码: | 北京;11 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 一种 可重构 动态 逻辑 门电路 | ||
1.一种可重构动态逻辑门电路,其特征在于,包括第一输入端、第二输入端、第三输入端、运算电路以及输出端,其中:
所述第一输入端,用于接收输入信号;
所述第二输入端,用于接收窗口门限值,以及对所述输入信号进行加权处理的加权系数;
所述第三输入端,用于接收控制指令;
所述运算电路,分别与所述第一输入端、第二输入端及第三输入端相连,用于根据所述输入信号、加权系数、窗口门限值以及控制指令,获得所述动态逻辑门电路的逻辑运算结果;
所述输出端,与所述运算电路相连,用于输出所述逻辑运算结果。
2.如权利要求1所述的逻辑门电路,其特征在于,所述运算电路根据下式获得所述逻辑运算结果:
其中:
Ii为第i个输入信号,M为整数且1≤M;
Cij为输入信号Ii的加权系数;
kj为所述控制指令,j为整数且1≤j≤N;
βj为所述窗口门限值;
Ioutj为第j个输出信号。
3.如权利要求2所述的逻辑门电路,其特征在于:
|yj|<βj,Ioutj=1,否则Ioutj=0;或者
|yj|<βj,Ioutj=0,否则Ioutj=1。
4.如权利要求2所述的逻辑门电路,其特征在于:
在一个控制指令且一个输出信号时,根据下式获得所述逻辑运算结果:
5.如权利要求1所述的逻辑门电路,其特征在于:
改变所述第三输入端接收的所述控制指令,动态转换所述逻辑门电路的逻辑功能。
6.如权利要求1所述的逻辑门电路,其特征在于:
改变所述第二输入端接收的所述窗口门限值,动态转换所述逻辑门电路的逻辑功能。
7.如权利要求1至6中任一项所述的逻辑门电路,其特征在于,该逻辑门电路进一步包括:
存储器,与所述第二输入端相连,用于存储所述加权系数及窗口门限值。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京邮电大学,未经北京邮电大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201010000526.1/1.html,转载请声明来源钻瓜专利网。





