[发明专利]占空比校正器和占空比校正方法

说明书

技术领域

本发明涉及用于从输入时钟信号生成具有所需占空比的输出时钟信号的占空比校正器。

本发明还涉及包括这种占空比校正器的同步电路。

本发明还涉及从输入时钟信号生成具有所需占空比的输出时钟信号的方法。

背景技术

在同步数字系统中，系统中不同的部件借助时钟信号来同步。时钟信号是一连串高和低的数值。通常，高数值由高电压电平提供，而低数值由低电压电平提供。时钟信号通常是周期性的，这是为了简化且最大化由同步电路执行的每秒的操作数量。时钟信号可采用方波、正弦波、脉冲串或任何其他在低数值(低)和高数值(高)之间振荡的函数的形式。时钟信号从低到高和从高到低的转变分别被称为上升沿和下降沿。同步数字系统的部件可仅由上升沿或仅由下降沿或同时由上升沿和下降沿触发。时钟信号的周期及其倒数分别被称为时钟周期和时钟频率。例如，时钟周期和时钟频率分别可以秒和赫兹来测量。上升沿以及后续下降沿之间的时间除以时钟周期被称为时钟信号的占空比。在采用时钟信号的上升和下降沿的同步系统中，占空比不能太小也不能太大。通常，希望占空比约为50％。在时钟信号不是方波的情况下，可例如通过在时钟信号分别从低至高或从高至低时，参考时钟信号的值是其低值和其高值的平均值的时刻来定义上升沿和下降沿。

可用的时钟信号不一定具有所需占空比。例如，时钟会生成具有30％占空比的时钟信号，该时钟信号适于同步系统中的大部分部件，而该系统中的某一部件可能需要50％的占空比。在另一示例中，最初具有50％占空比的时钟信号在时钟树中传送。时钟树的部件会影响时钟信号的质量，使得传送至同步数字系统的特定部件的时钟信号的占空比不是50％。在上述情况下，具有50％的所需占空比的时钟信号可借助占空比校正器从原始时钟信号中恢复。占空比校正器接收原始时钟信号(输入时钟信号)，并从其生成具有与输入时钟信号的频率相同并具有所需占空比的输出信号。

参考图1至4，其示出根据现有技术的用于从输入时钟信号生成具有所需占空比的输出时钟信号的方法和电路。输入时钟信号CLKIN和输出时钟信号CLK_50都以根据时间t在低值和高值之间周期性振荡的电压V的形式来提供。在长度为T1的时间间隔内，输入时钟信号CLKIN是高值。在长度为T2的时间间隔内，输入时钟信号CLKIN是低值。时钟周期是T＝T1+T2。输入时钟信号CLKIN的占空比是T1/T。

现在具体参考图1，输入时钟信号的占空比T1/T是20％。通过基本上没有延迟地传送上升沿，同时将下降沿延迟时钟周期T的30％来进行传送，从而从输入时钟信号CLKIN生成输出时钟信号CLK_50。因此输出时钟信号CLK_50具有所需的50％的占空比T1’/T。当然，可以以此方式调整输入时钟信号CLKIN的下降沿的延迟，以便获得具有所需值的输出时钟信号CLK_50的占空比。

现在具体参考图2，输入时钟信号CLKIN的占空比是T1/T＝80％。通过延迟CLKIN的上升沿，同时基本上没有延迟地传送下降沿，从而从CLKIN生成具有50％的占空比T1’/T的输出时钟信号CLK_50。因此生成的输出时钟信号CLK_50的上升沿相对于输入时钟信号CLKIN的相应上升沿看起来被延迟时间段Δt，该时间段Δt在本示例中是时钟周期T的30％。该延迟Δt取决于输入时钟信号的占空比和所需占空比之间的差异。在这点上，输出时钟信号CLK_50相对于输入时钟信号CLKIN具有未规定的延迟Δt。这会在同步数字系统中是有问题的，因为其通常需要在时钟树的不同点处的上升沿同时发生。换言之，输出时钟信号CLK_50相对于输入时钟信号CLKIN具有未确定的相。