[发明专利]半导体存储器以及半导体存储器的动作方法

权利要求书

1.一种半导体存储器，其特征在于，包括：

多个存储器单元；

多个字线，所述多个字线与所述存储器单元连接；

多个板线，所述多个板线与所述存储器单元连接；

选择器，所述选择器在第一期间选择第一地址信号，在第二期间选择第二地址信号，所述第一地址信号用于选择所述字线，所述第二地址信号用于选择所述板线；

解码电路，所述解码电路依次对由所述选择器选择的所述第一地址信号以及第二地址信号进行解码，并对解码地址信号的任一个依次激活；以及

驱动电路，所述驱动电路根据被所述第一地址信号激活的解码地址信号驱动字线，并根据被所述第二地址信号激活的解码地址信号驱动板线。

2.如权利要求1所述的半导体存储器，其特征在于，

所述解码电路将所述字线和所述板线共用的第三地址信号与所述第一地址信号以及第二地址信号一起进行解码，并对所述解码地址信号的任一个依次激活，

所述驱动器电路根据由所述第一地址信号以及第三地址信号激活的解码地址信号驱动字线，并根据被所述第二地址信号以及第三地址信号激活的解码地址信号驱动板线。

3.如权利要求2所述的半导体存储器，其特征在于，包括：

多个存储器组，所述多个存储器组通过所述第三地址信号被识别；以及

多个存储器块，所述多个存储器块被设置在所述各存储器组中，通过所述第二地址信号被识别并具有所述存储器单元，

所述板线按照每个所述存储器块被布线，

通过所述第一地址信号被识别的多个所述字线按照每个所述存储器组并被所述存储器组内的存储器块共用地被布线。

4.如权利要求3所述的半导体存储器，其特征在于，

所述字线的数目与所述存储器块的数目相等。

5.如权利要求2所述的半导体存储器，其特征在于，

包括与所述存储器单元连接的多个位线，

所述第一地址信号以及第三地址信号是用于选择字线的行地址，

所述第二地址信号是用于选择所述位线的列地址。

6.如权利要求2至5中任一项所述的半导体存储器，其特征在于，

所述驱动器电路包括多个子驱动电路，所述多个子驱动电路分别接收所述解码地址信号，并分别与一个所述字线以及一个所述板线连接，

所述各子驱动器电路包括：

第一锁存电路，所述第一锁存电路与第一定时信号同步地锁存对应的解码地址信号的电平；

第一激活电路，所述第一激活电路在所述第一锁存电路锁存有对应的解码地址信号的激活电平时，与第二定时信号同步地激活所述字线；

第二锁存电路，所述第二锁存电路与第三定时信号同步地锁存对应的解码地址信号的电平；以及

第二激活电路，所述第二激活电路在所述第二锁存电路锁存有对应的解码地址信号的激活电平时，与第四定时信号同步地激活所述板线。

7.如权利要求6所述的半导体存储器，其特征在于，

包括动作控制电路，所述动作控制电路在接收读出指令或者写入指令后的预定时间后，将选择信号从第一电平变化为第二电平，所述选择信号在所述第一电平期间生成所述第一定时信号，在所述第二电平期间生成所述第二定时信号、第三定时信号以及第四定时信号，

所述选择器的所述选择信号在所述第一电平期间选择所述第一地址信号，所述选择信号在所述第二电平期间选择所述第二地址信号。

8.如权利要求1所述的半导体存储器，其特征在于，

包括动作控制电路，所述动作控制电路在接收读出指令或者写入指令后的预定时间后，将选择信号从第一电平变化为第二电平，

所述选择器的所述选择信号在所述第一电平期间选择所述第一地址信号，所述选择信号在所述第二电平期间选择所述第二地址信号。

9.如权利要求1所述的半导体存储器，其特征在于，

所述解码电路将所述字线和所述板线共用的第三地址信号与所述第一地址信号以及第二地址信号一起进行解码，并对所述解码地址信号的任一个进行激活，

所述驱动器电路根据第四地址信号驱动根据被所述第一地址信号以及第三地址信号激活的解码地址信号而选择的一对所述字线中的一个，并根据被所述第二地址信号以及第三地址信号激活的解码地址信号驱动板线。