[发明专利]用于将信息写入K级存储器部件的存储器控制器和方法

说明书

相关申请的交叉引用

本申请要求于2008年12月24日提交的题为“METHOD AND SYSTEM FOR MULTI-LEVEL MEMORY”的第61/140,627号美国临时专利申请的优先权，该临时专利申请的全部内容通过引用的方式并入本文。

背景技术

闪存是一直寻求针对更高的容量和更高效的I/O的更好的技术的巨大行业。存在几个制造商(东芝、三星等)和提供用于这些设备的技术的几家公司-晟碟、飞索、三星、东芝等。估计每年有数十亿美元的市场。

闪存技术已经面向多级单元(MLC)的引入。MLC是能够存储多于一比特的信息的存储器元件。与每个单元使用单级的SLC NAND闪存技术相反，MLC NAND闪存是每个单元使用多个级以允许存储更多的比特的闪存技术。这减少了分离状态的界限(margin)量并且导致可能出现更多的错误，这导致闪存行业朝向更复杂且昂贵的控制器发展。

当前可用的技术和产品使用标准误差校正方法(里德-所罗门、TCM和最近的LDPC等)以及重复的存储器存取，但是这些解决方案很复杂，需要大量的处理，并且由于需要重复的存取而可能导致明显较慢。

发明内容

一种用于向K级存储器部件(unit)写入信息的方法，所述方法可以包括：接收信息比特系列；生成表示所述信息比特系列的信息值；将第一函数应用于所述信息值，以提供第一函数结果；选择所述K级存储器部件的第一单元作为当前单元；其中，K是大于1的正整数；向所述第一单元写入第一函数结果；并且重复以下阶段：(a)读取当前单元以提供当前的读取结果；(b)将第二函数应用于当前的读取结果和写入当前单元的函数结果，以提供第二函数结果；(c)选择另一单元作为当前单元；以及(d)将所述第二函数结果写入当前单元。

一种用于从K级存储器部件读取信息的方法，所述方法可以包括：重复以下阶段：(i)读取所述K级存储器部件的当前单元，以提供所述当前单元的读取结果；其中，K是大于1的正整数；(ii)应用响应于所述当前单元的读取结果的第三函数，以用于确定当前的中间获取结果；以及(iii)响应于单元选择规则，来选择另一单元作为当前单元；以及响应于最后的中间获取结果，来确定获取的信息比特系列。

一种计算机可读介质，其具有包含在其中以用于向K级存储器部件写入信息的计算机可读代码，所述计算机可读代码可以包括用于执行以下步骤的指令：接收信息比特系列；生成表示所述信息比特系列的信息值；将第一函数应用于所述信息值，以提供第一函数结果；选择所述K级存储器部件的第一单元作为当前单元，其中，K是大于1的正整数；将所述第一函数结果写入所述第一单元；以及重复以下阶段：(a)读取当前单元，以提供当前的读取结果；(b)将第二函数应用于当前的读取结果和写入当前单元的函数结果，以提供第二函数结果；(c)选择另一单元作为当前单元；以及(d)将所述第二函数结果写入当前单元。

一种计算机可读介质，其具有包含在其中以用于从K级存储器部件读取信息的计算机可读代码，所述计算机可读代码可以包括用于执行以下步骤的指令：重复以下阶段：读取所述K级存储器部件的当前单元，以提供所述当前单元的读取结果；其中，K是大于1的正整数；应用响应于所述当前单元的读取结果的第三函数，以用于确定当前的中间获取结果；以及响应于单元选择规则，来选择另一单元作为当前单元；以及响应于最后的中间获取结果，来确定获取的信息比特系列。

一种用于向K级存储器部件写入信息的存储器控制器，所述存储器控制器包括：第一接口、处理器和第二接口，所述第一接口用于接收信息比特系列；所述处理器用于：生成表示所述信息比特系列的信息值；将第一函数应用于所述信息值，以提供第一函数结果；以及选择所述K级存储器部件的第一单元作为当前单元；所述第二接口被耦合到所述处理器和所述K级存储器部件，以用于将函数结果写入所述K级存储器部件的单元，并且用于从所述单元读取信息以提供读取结果，其中，K是大于1的正整数；其中，所述存储器控制器适用于将所述第一函数结果写入所述第一单元；其中，所述第二接口和所述处理器被配置为重复以下序列：通过所述第二接口来读取当前单元以提供当前的读取结果，以及重复地将第二函数结果写入所述当前单元；通过所述处理器来将第二函数应用于当前的读取结果以及被写入当前单元的函数结果，以提供第二函数结果；以及通过所述处理器来选择另一单元作为当前单元。