[发明专利]具有非平面浮动栅极的存储器晶体管及其制造方法

说明书

技术领域

本公开涉及半导体器件，以及更具体而言，涉及闪速存储器器件及其制造方法。

背景技术

存储器器件一般典型地被提供作为计算机内的内部储存区。术语存储器表示数据储存，其形式可为集成电路芯片。现有许多不同型态的存储器，被用于多种现代电子产品中，其中最常见者为RAM(随机存取存储器)。RAM常被用作计算机环境的主存储器。RAM可作为读取和写入存储器，换句话说，数据可被写入RAM中，且数据可从RAM中被读取。与的相比，只读存储器(ROM)只能读取数据。多数RAM为易失性的，意味其需要不间断的电源以维持其内容。一旦电源关闭，RAM中的任何数据即会遗失。

计算机几乎总是含有小量的ROM以保持用于计算机的启动的指令。不同于RAM，ROM无法被写入。EEPROM(电可擦除可编程只读存储器)为一种特殊形式的非易失性ROM，其可通过暴露到电荷而使其被擦除。EEPROM包含存储器阵列，该阵列包括具有电隔离的栅极的海量存储器基元。资料可以在与栅极相关的浮动栅极或浮动节点上的电荷形式被存于存储器基元中。在EEPROM存储器阵列中的每个基元，可通过充电浮动节点而以随机方式(random basis)被电编程。该电荷亦可通过擦除操作随机地从浮动节点中去除。可分别通过特定的编程和擦除操作，将电荷传送至各浮动节点或将电荷从各浮动节点去除。

此外，另一类非易失性存储器为闪速存储器。闪速存储器为EEPROM的一种类型，其典型地可一次进行区块的擦除和重新编程，而不是一位或一字节(8或9位)的擦除和重新编程。典型的闪速存储器包含存储器阵列，其包括大量的存储器基元。每一个存储器基元包括能够保存电荷的浮动栅极场效晶体管(FET)。基元中的数据由电荷是否存在于浮动栅极/电荷捕捉层来决定。基元通常可被分组为称为“擦除区块”的各个区段。可通过充电浮动栅极，以随机方式电编程在擦除区块内的每一个基元。可通过区块擦除操作从浮动栅极中去除电荷，其中在单一操作中擦除在擦除区块内的所有浮动栅极存储器基元。

EEPROM存储器阵列和闪速存储器阵列的存储器基元皆典型地被设置成“NOR”架构(每一个基元直接耦合至位线)，或“NAND”架构(基元被耦合至基元“串”，使得每个基元可直接与位线耦合，以及需要活化串上其它基元以进行存取)。

存在于闪速存储器基元阵列的问题在于，电压的可微缩性(scalability)将影响最小基元尺寸，从而影响任何所得阵列的整体存储器密度。由于集成电路(IC)加工技术的改良，制造商试着减少所生产器件的特征尺寸，由此增加集成电路和存储器阵列的密度。在现代集成电路和存储器阵列中，像是SONOS(硅-氧化物-氮化物-氧化物-硅)晶体管和浮动栅极存储器基元皆被微缩至较小的特征尺寸，组成晶体管和浮动栅极存储器基元的器件特性改变，并导致IC或存储器器件丧失功能。该等问题包含，但不限于，短沟道效应、信号串扰(signal cross-talk)、器件编程及操作电压、降低逻辑窗口、氧化物穿通以及电荷泄漏及保留(retention)。

商业可得的闪速存储器一般包含平面控制栅极、平面浮动栅极以及两个插入的介电层。平面控制栅极、浮动栅极以及两个介电层被设置在半导体衬底上。

由于常规闪速存储器中的两层介电材料，将使得闪速存储器的栅极长度难以被微缩化。器件的微缩化需要将栅极电介质微缩化，二层栅极介电层皆需被微缩化。将栅极电介质厚度过度地微缩化，可造成来自浮动栅极的大电流泄漏。这将降低器件的存储器使用寿命。

发明内容

于此公开了一种闪速存储器器件，包含：晶片；栅极氧化物层，被设置在所述晶片上；浮动栅极，被配置在所述栅极氧化物层、所述晶片或其组合上；所述浮动栅极包含平坦的浮动栅极部分和通常矩形的浮动栅极部分，所述通常矩形的浮动栅极部分被设置在所述平坦的浮动栅极部分的经选择的区域上；高K介电材料，被设置在所述浮动栅极上；以及控制栅极，被设置在所述高K介电材料上；其中所述高K介电材料形成使所述浮动栅极与所述控制栅极耦合的锯齿状图形。