[发明专利]存储器系统控制器

说明书

技术领域

本发明一般来说涉及半导体存储器装置、方法及系统，且更特定来说，涉及一种存储器系统控制器。

背景技术

通常提供存储器装置作为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含易失性及非易失性存储器。易失性存储器可需要电力以维持其数据且尤其包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)及同步动态随机存取存储器(SDRAM)。非易失性存储器可通过在不供电时保持所存储的信息来提供持久性数据且可尤其包含NAND快闪存储器、NOR快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、可擦除可编程ROM(EPROM)及相变随机存取存储器(PCRAM)。

存储器装置可组合在一起以形成固态驱动器(SSD)。固态驱动器可包含非易失性存储器(例如，NAND快闪存储器及NOR快闪存储器)，及/或可包含易失性存储器(例如，DRAM及SRAM)，以及各种其它类型的非易失性及易失性存储器。

可使用SSD来替换硬盘驱动器作为计算机的主存储装置，这是因为固态驱动器可在性能、大小、重量、耐用性、操作温度范围及功率消耗方面具有胜于硬驱动器的优点。举例来说，SSD可在与磁盘驱动器相比时因其缺少移动部件而具有优越的性能，此可改善与磁盘驱动器相关联的寻道时间、等待时间及其它机电延迟。SSD制造商可使用非易失性快闪存储器来形成快闪SSD，快闪SSD可不使用内部电池电源，因此允许所述驱动器具有更多功能且更紧凑。

SSD可包含若干个存储器装置，例如，若干个存储器芯片(如本文中所使用，“若干个”某事物可指代一个或一个以上此种事物；举例来说，若干个存储器装置可指代一个或一个以上存储器装置)。如所属领域的技术人员将了解，存储器芯片可包含若干个裸片。每一裸片可包含若干个存储器阵列及其上的外围电路。存储器阵列可包含若干个平面，其中每一平面包含若干个物理存储器单元块。每一物理块可包含可存储若干个数据扇区的若干个存储器单元页。

为了跨越大存储容量实现低等待时间及高带宽操作，SSD可包含并行操作的多个通道，其中每一通道操作某一存储器部分。因此，存储器通道控制器的多个副本(例如，NAND快闪控制器逻辑)可集成于SSD的多通道系统控制器上。在此布置中，派给每一通道的任务是操作由所述通道所服务的相关联存储器，包含执行物理/逻辑映射及块管理(例如，损耗均衡)。因此，多个存储器通道控制器的每一副本(对应于所述多个通道中的每一者)可具有用以执行映射及块管理功能的高速缓冲存储器。另外，多个存储器通道控制器的每一副本可包含用于引导到相应通道的“运行中”数据的缓冲存储器。

多个存储器通道控制器的每一副本与对应存储器部分之间的并行通信可需要大约20个引脚来建立其之间的数据、控制、电力及接地连接。此可产生具有大的引脚计数以确保与现有盘驱动协议的兼容性的昂贵的存储器系统ASIC。

附图说明

图1是根据本发明的一个或一个以上实施例的计算系统的功能性框图。

图2是包含存储器系统的现有技术计算系统的功能性框图。

图3是根据本发明的一个或一个以上实施例的包含存储器系统控制器的计算系统的功能性框图。

图4是根据本发明的一个或一个以上实施例的包含通信地串行耦合的若干个智能存储节点的存储器系统的功能性框图。

图5是根据本发明的一个或一个以上实施例的包含通信地并行耦合的若干个智能存储节点的存储器系统的功能性框图。

图6是根据本发明的一个或一个以上实施例的包含至少一个智能存储节点的存储器系统的功能性框图，所述至少一个智能存储节点与通信地并行耦合到其的若干个智能存储节点通信地串行耦合。

图7是根据本发明的一个或一个以上实施例的智能存储节点的功能性框图。

具体实施方式

本发明包含存储器系统控制器装置及方法。在一个或一个以上实施例中，存储器系统控制器包含通信地耦合到系统控制器的主机接口。所述系统控制器具有若干个存储器接口，且被配置用于控制通信地耦合到所述若干个存储器接口的多个智能存储节点。所述系统控制器包含经配置以在物理存储器地址与逻辑存储器地址之间映射的逻辑以及经配置以管理跨越所述多个智能存储节点的损耗均衡的逻辑。