[发明专利]标识高速缓冲存储器的存储单元的装置和方法无效
申请号: | 200980154181.0 | 申请日: | 2009-11-24 |
公开(公告)号: | CN102272740A | 公开(公告)日: | 2011-12-07 |
发明(设计)人: | H.蒂尔斯纳;R.格梅利希 | 申请(专利权)人: | 罗伯特·博世有限公司 |
主分类号: | G06F12/08 | 分类号: | G06F12/08;G06F11/10 |
代理公司: | 中国专利代理(香港)有限公司 72001 | 代理人: | 臧永杰;李家麟 |
地址: | 德国斯*** | 国省代码: | 德国;DE |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 标识 高速 缓冲存储器 存储 单元 装置 方法 | ||
1.用于标识高速缓冲存储器的存储单元的装置,该高速缓冲存储器在计算单元(1)和主存储器(4)之间作为中间存储器工作,并且含有主存储器(4)的提供给计算单元(1)的数据(D)的备份,其特征在于,存在标识高速缓冲存储器(3)的至少一个存储块(9a,9b,9c)的功能状态的信息单元(U,14)。
2.按照权利要求1的装置,其特征在于,存在信息比特(U)作为信息单元。
3.按照权利要求2的装置,其特征在于,分别存在信息比特(U)用于标识每一个存储块(9a,9b,9c)的功能状态。
4.按照权利要求1或3的装置,其特征在于,所述存储块(9a,9b,9c)除了数据信息之外还含有显示所存储的数据(D)的有效性的管理比特(V)和指明数据(D)地址的标志(T)。
5.按照权利要求2的装置,其特征在于,分别设置多个存储块(9)用的信息比特(U),其中,将由数据信息(D)、管理比特(V)和标志(T)所组成的每一个存储块(9a,9b,9c)利用相同的索引(I)布置在分别另一主存储块(6,7,8)中。
6.按照权利要求1的装置,其特征在于,所述信息单元是前置于高速缓冲存储器(3)并且存放至少一个有缺陷的存储块(9a,9b,9c)的位置的存储器(14)。
7.按照权利要求6的装置,其特征在于,所述存储器(14)与给存储器(14)输送索引(IR)的计算单元(1)相连接,其中,存储器(14)将所述索引(IR)与标识有缺陷的存储块(9a,9b,9c)的位置的索引(I)进行比较,并且在一致时,禁止访问存储块(9a,9b,9c)。
8.按照以上权利要求之一的装置,其特征在于,至少将计算单元(1)和高速缓冲存储器(3)布置在半导体衬底(2)上。
9.用于标识高速缓冲存储器的存储单元的方法,该高速缓冲存储器在计算单元(1)和主存储器(4)之间作为中间存储器工作,并且含有主存储器(4)的提供给计算单元(1)的数据(D)的备份,其特征在于,为了识别至少一个存储块(9a,9b,9c)的功能状态,执行测试,以便识别有缺陷的存储块(9a,9b,9c),并且通过在信息单元(U,14)中设置信息来禁止访问有缺陷的存储块(9a,9b,9c)。
10.按照权利要求9的方法,其特征在于,在禁止访问存储块(9a,9b,9c)时,从主存储器(4)中装载由计算单元(1)所要求的数据(D)。
11.按照权利要求9或10的方法,其特征在于,经由高速缓存控制器进行所述测试,所述高速缓存控制器能够实现对高速缓冲存储器(3)的有控制的访问。
12.按照权利要求11的方法,其特征在于,通过在高速缓存控制器之内创建直接由计算单元(1)写的配置寄存器来进行存储单元(6,7,8)的存储块(9a,9b,9c)的选择。
13.按照权利要求12的方法,其特征在于,为了连续访问所有存储块(9a,9b,9c),将配置寄存器重新编程。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于罗伯特·博世有限公司,未经罗伯特·博世有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200980154181.0/1.html,转载请声明来源钻瓜专利网。