[发明专利]连续扫描时域感测的非易失性存储器和方法

权利要求书

1.一种并行感测一组非易失性存储元件的方法，包括：

提供字线，用于访问位于距离所述字线的输入端的位置x1、x2、......xi、......xn处的该组存储元件；

提供施加到所述字线的输入端的输入扫描感测电压V_INWL(t)；

预先确定具有作为xi和时间的函数的电压幅度的字线响应函数V_WL(xi，t)，该响应函数是对于施加到所述字线的输入端的输入扫描感测电压V_INWL(t)的字线电响应；

通过向字线施加该感测电压V_INWL(t)，确定在所述组的每个存储元件处的指示存储元件何时开始导电的时间的时间标记ti；以及

通过求所述字线响应函数在存储元件的位置处以及在由与该存储元件相关联的时间标记ti指示的时间时的值来确定每个存储元件的阈值电压VTi。

2.如权利要求1的方法，其中：

预定的输入扫描感测电压随时间单调增加。

3.如权利要求1的方法，其中：

预定的输入扫描感测电压具有预定的恒定斜率。

4.如权利要求1的方法，其中所述非易失性存储元件是闪存单元的部分。

5.如权利要求1的方法，其中所述非易失性存储元件按NAND配置而组织在其阵列中。

6.如权利要求1的方法，其中：

所述确定存储元件的时间标记包括由经由位线耦接到该存储元件的感测放大器检测导电电流，该时间标记指示的时间是偏移了预定位线延迟时段的在感测放大器处的检测时间。

7.如权利要求6的方法，其中：

所述通过求所述字线响应函数在存储元件的位置处以及在由时间标记ti指示的时间时的值来确定每个存储元件的阈值电压VTi等于求输入扫描感测电压函数在所述感测放大器处的、但是检测时间在时间上偏移了预定字线延迟时段以及预定位线延迟时段时的值。

8.如权利要求7的方法，其中：

预定字线延迟时段是每个存储元件距离输入端的位置的预定函数。

9.一种并行感测在一组非易失性存储元件的阵列中的该组非易失性存储元件的方法，包括：

提供字线，用于访问位于距离所述字线的输入端的位置x1、x2、......xi、......xn处的该组存储元件；

提供施加到所述字线的输入端的输入扫描感测电压V_INWL(t)；

提供经由位线耦接到每个存储元件的感测放大器，用于确定当存储元件响应于输入扫描感测电压开始导电时的检测的导电时间；

对每个存储元件预先确定输入扫描感测电压到达该存储元件的字线延迟以及该存储元件处的导电被感测放大器检测到的位线延迟；以及

通过求所述输入扫描感测电压V_INWL(t)在针对所述字线延迟和位线延迟被调整的检测的导电时间时的值来确定每个存储元件的阈值电压VTi。

10.如权利要求9的方法，其中

预定的输入扫描感测电压随时间单调增加。

11.如权利要求9的方法，其中：

预定的输入扫描感测电压具有预定的恒定斜率。

12.如权利要求9的方法，其中所述非易失存储元件是闪存单元的部分。

13.一种非易失性存储器，包括：

存储器单元的阵列；

用于并行访问一组存储器单元的字线；

从输入端提供给所述字线的输入扫描感测电压V_INWL(t)；

经由位线耦接到每个存储元件的感测放大器，用于确定当存储元件响应于输入扫描感测电压开始导电时的检测的导电时间；

每个存储元件具有预定的输入扫描感测电压到达该存储元件的字线延迟以及该存储元件处的导电被感测放大器检测到的位线延迟；以及

控制器，用于通过求所述输入扫描感测电压V_INWL(t)在针对与每个存储元件相关联的所述字线延迟和位线延迟被调整的检测的导电时间时的值来确定所述每个存储元件的阈值电压VTi。

14.如权利要求13的非易失性存储器，其中：

预定的输入扫描感测电压随时间单调增加。