[发明专利]非易失性半导体存储装置及其驱动方法

权利要求书

1. 一种非易失性半导体存储装置，其特征在于，具备：

存储器单元阵列，其构成为具备第1子库和第2子库，该第1子库构成为将多个非易失性的存储器单元排列为矩阵状，将同一行的所述存储器单元的第1端子连接于共同的字线，将同一列的所述存储器单元的第2端子连接于共同的位线，该第2子库是与所述第1子库相同的结构；

写入/读出控制部，进行向与指定地址对应的对象存储器单元的写入或读出的控制；

译码器部，通过基于来自所述写入/读出控制部的指示对所述位线以及所述字线施加电压，从而对所述对象存储器单元施加写入电压或读出电压；

读出电路，进行在施加了所述读出电压的所述对象存储器单元中写入的已写入数据的读出；以及

比较部，进行输入的多个数据的比较，

在对位于所述第1子库内和所述第2子库内的多个所述对象存储器单元进行各个个别地指定的写入对象数据的写入时，

所述译码器部在同一时间带执行第1工作和第2工作，

所述第1工作对所述第1子库内的第1对象存储器单元施加读出电压，

所述第2工作仅在所述第2子库内的第2对象存储器单元的所述已写入数据和向该第2对象存储器单元的所述写入对象数据的根据所述比较部的比较结果相异的情况下，对所述第2对象存储器单元施加写入电压。

2. 根据权利要求1所述的非易失性半导体存储装置，其特征在于，

在对位于所述第1子库内和所述第2子库内的多个所述对象存储器单元进行各个个别地指定的所述写入对象数据的写入时，

所述译码器部构成为一边使所述第1对象存储器单元和所述第2对象存储器单元变化，一边多次执行以所述第1工作和所述第2工作构成的工作步骤，

所述各工作步骤中的所述第2对象存储器单元，是在与该工作步骤相比之前已经执行了的所述工作步骤内的所述第1对象存储器单元。

3. 根据权利要求1或2所述的非易失性半导体存储装置，其特征在于，

所述译码器部具备：

行译码器，对于所述第1子库和所述第2子库共同地设置，并且对所述第1子库和所述第2子库各自对应的所述字线同时施加电压；

第1列译码器，对所述第1子库的所述位线施加电压；以及

第2列译码器，对所述第2子库的所述位线施加电压，

所述第1工作是在所述行译码器对与所述第1对象存储器单元连接的所述字线施加了电压的状态下，所述第1列译码器对与所述第1对象存储器单元连接的位线施加读出电压的工作，

所述第2工作是仅在所述第2对象存储器单元的所述已写入数据与向该第2对象存储器单元的所述写入对象数据的比较结果相异的情况下，所述第2列译码器对与所述第2对象存储器单元连接的位线施加写入电压的工作，该第2对象存储器单元与所述第1对象存储器单元位于同一行。

4. 根据权利要求1或2所述的非易失性半导体存储装置，其特征在于，

所述存储器单元阵列构成为具备多个由所述第1子库和所述第2子库构成的存储器单位，

所述译码器部按所述各存储器单位的每一个设置，

在对跨多个所述存储器单位而配置的多个所述对象存储器单元进行各个个别地指定的所述写入对象数据的写入时，

在所述对象存储器单元存在的所述存储器单位中具备的所述各译码器部分别在同一时间带执行所述第1工作和所述第2工作。

5. 根据权利要求1或2所述的非易失性半导体存储装置，其特征在于，所述存储器单元以对应于施加电压而使电阻值可逆地变化的可变电阻元件构成，是对应于该可变电阻元件的电阻值而存储信息的结构。