[发明专利]用于改进升压箝位的对位线编程

说明书

相关申请的交叉引用

该申请要求在2008年10月30日提交的美国临时专利申请no.61/109,611(文档编号SAND-01392US0)的权益，在此被引用附于此。

技术领域

本发明涉及非易失性存储器的技术。

背景技术

半导体存储器已经变得越来越流行用于各种电子设备。例如，在蜂窝电话、数码相机、个人数字助理、移动计算设备、非移动计算设备和其他设备中使用非易失性半导体存储器。电可擦除可编程只读存储器(EEPROM)和闪存位列最流行的非易失性半导体存储器之间。

EEPROM和闪存两者都使用在半导体衬底中的沟道区域上方且与其隔离的浮置栅极。浮置栅极位于源极和漏极区域之间。在浮置栅极上且与其绝缘地提供控制栅极。晶体管的阈值电压受浮置栅极上保留的电荷量控制。也就是说，在导通晶体管以允许其源极和漏极之间的导电之前必须被施加到控制栅极的最小量的电压受浮置栅极上的电荷的水平控制。

当编程EEPROM或诸如NAND闪存器件的闪存器件时，通常向控制栅极施加编程电压，并将位线接地。来自该沟道的电子被注入浮置栅极。当电子在浮置栅极中累积时，浮置栅极变为充负电，且存储器单元的阈值电压升高以便存储器单元处于已编程状态中。关于编程的更多信息可以在美国专利6,859,397、题为“Self-Boosting Technique”和美国专利6,917,542、题为“Detecting Over Programmed Memory”’中找到，两者整体被引用附于此。

一些EEPROM和闪存器件具有用于擦除两个范围的电荷的浮置栅极，且因此，可以在两个状态(已擦除状态和已编程状态)之间编程/擦除该存储器单元。这种闪存器件有时称为二进制闪存器件。

通过识别由禁止的范围分离的多个不同的被允许/有效的已编程阈值电压范围来实现多状态闪存器件。每个不同的阈值范围对应于在存储器器件中编码的该组数据位的预定值。

但是，编程干扰继续称为一些存储器系统中的问题。为了防止编程干扰，例如未选存储元件的无意编程，通过电压通常被施加到未选字线以升高未选位线的沟道区域的电压。虽然该升压技术是有意的，但是升压可以变为在不可接受的低电压处而被箝位或饱和。也就是说，升压电压不可能被升高得足够高以防止编程干扰。需要改进的技术来对抗编程干扰。

发明内容

在此描述用于减少非易失性存储器器件中的编程干扰的技术。

在一个实施例中，编程一组非易失性存储元件的方法包括进行编程序列的多个迭代。至少一个迭代使用第一编程过程，其包括向该组非易失性存储元件施加第一编程脉冲，同时选择该组的相邻非易失性存储元件的对的第一组用于编程，以及禁止该组的相邻非易失性存储元件的对的第二组被编程，其中，该第一组的对与第二组的对相交织。第一编程过程还包括向该组非易失性存储元件施加第二编程脉冲，同时选择这些对的第二组用于编程，以及禁止这些对的第一组被编程。在至少一个迭代的第一和第二编程脉冲之间不对该组非易失性存储元件进行验证操作。

在另一实施例中，用于编程一组非易失性存储元件的方法包括：(a)进行编程序列的第一数量的迭代，其中，第一数量的迭代的每个迭代包括：(i)向该组非易失性存储元件施加编程脉冲，同时选择该组的相邻非易失性存储元件的对的第一组用于编程，以及禁止该组的相邻非易失性存储元件的对的第二组被编程，其中，第一组的对与第二组的对相交织。第一数量的迭代的每个迭代还包括：(ii)随后对相邻非易失性存储元件的对的第一组进行验证操作，而不对相邻非易失性存储元件的对的第二组进行验证操作。该方法还包括：(b)在步骤(a)之后，进行编程序列的第二数量的迭代，其中，第二数量的迭代的每个迭代包括：(i)向该组非易失性存储元件施加编程脉冲，同时选择该组的相邻非易失性存储元件的对的第二组用于编程，以及禁止该组的相邻非易失性存储元件的对的第一组被编程，其中，第一组的对与第二组的对相交织。第二数量的迭代的每个迭代还包括：(ii)随后对相邻非易失性存储元件的对的第二组进行验证操作，而不对相邻非易失性存储元件的对的第一组进行验证操作。