[发明专利]具有用键合层接合到其上的金属柱的微电子衬底

说明书

相关申请的交叉引用

本申请要求享有2009年7月30日提交的题为“MicroelectronicSubstrate Or Element Having Conductive Pads and Metal Posts JoinedThereto Using Bond Layer”的美国申请No.12/462208的优先权，在此通过引用将其公开内容并入本文。所述申请No.12/462208要求享有2008年8月21日提交的美国临时申请61/189618的提交日权益，在此通过引用将其公开内容并入本文。

技术领域

本申请的主题涉及其上具有金属柱的衬底的结构和制造，金属柱例如用于和诸如半导体芯片的微电子元件互连，还涉及其上具有用于与衬底互连的柱的微电子元件的结构和制造。

背景技术

以倒装芯片方式封装半导体芯片变得更加困难了，在倒装芯片方式中，芯片的触点面对封装衬底的对应触点。芯片触点密度增大正导致触点间间距的减小。因此，减少了可用于将每个芯片触点接合到对应封装触点的焊料体积。此外，更小的焊料接头使得触点承载芯片表面和封装衬底的相邻面之间的间隔高度减小。不过，在触点密度非常高时，可能需要间隔高度大于简单焊料接头的高度，以便在芯片的相邻表面和封装衬底之间形成适当的底部填充。此外，为了使封装衬底的触点相对于芯片触点移动些许以补偿芯片和衬底之间的差分热膨胀，可能必须要求最小间隔高度。

为了解决这些问题而提出的一种方法涉及到利用覆盖芯片前表面的光致抗蚀剂掩模直接在芯片触点上电镀诸如铜的金属来形成金属柱，光致抗蚀剂掩模用于界定柱的位置和高度。然后能够将其上具有从键合焊盘延伸的柱的芯片接合到封装衬底的对应触点。或者，可以采取类似方法在衬底的暴露焊盘上形成金属柱。然后能够将其上具有从触点延伸的柱的衬底接合到芯片的对应触点。

不过，当同时在大面积上执行时，通过电镀形成柱的过程可能是有问题的，大面积例如是晶片(直径从大约200毫米到大约300毫米)的整个区域，或衬底面板的整个区域(通常尺度为大约500毫米见方)。难以实现统一高度、尺寸和形状的金属柱。在柱的尺寸和高度非常小时，例如，柱直径大约为75微米或更小，柱高度大约为50微米或更小时，所有这些都非常难以实现。光致抗蚀剂掩模厚度和图案形状尺寸在诸如晶片或衬底面板的大面积上的变化可能干扰获得统一高度、尺寸和形状的柱。

在另一种方法中，可以将焊料膏凸起或其他填充金属的膏漏印到衬底面板的暴露表面上的导电焊盘上。然后可以通过后续的铸造使凸起平坦化，从而改善平面度。不过，可以要求严密的过程控制来形成具有统一焊料体积的凸起，尤其是在间距非常小时，例如大约200微米或更小。在间距非常小时，例如大约200微米或更小时，消除凸起之间焊料搭接的可能性也是非常困难的。

发明内容

根据这里公开的实施例，一种互连元件可以包括诸如连接衬底的衬底、封装的元件、可以包括半导体芯片的电路板或微电子衬底。在一个实施例中，衬底可以包括电介质元件，导电元件可以暴露于电介质元件的表面上。在一个实施例中，衬底可以是半导体芯片，导电元件可以包括芯片的触点或键合焊盘。

衬底可以具有表面和暴露于表面的多个金属导电元件，例如导电焊盘、触点、键合焊盘、迹线，等等。多个固体金属柱可以位于相应导电元件上面并从其伸出。金属间层(intermetallic layer)可以设置于所述柱和所述导电元件之间，这样的层能够提供所述柱和所述导电元件之间的导电互连。与金属间层相邻的柱的基部可以与金属间层对齐。

在一个实施例中，金属间层可以具有比最初提供的用于形成金属间层的键合层的熔化温度更高的熔化温度。在具体实施例中，所述金属间层可以包括从锡、锡-铜、锡-铅、锡-锌、锡-铋、锡-铟、锡-银-铜、锡-锌-铋和锡-银-铟-铋构成的锡金属组中选择的至少一种金属。在另一实施例中，金属间层可以包括诸如铟、银或两者的金属。

在具体实施例中，至少一个柱可以具有基部、远离基部的尖端以及基部和尖端之间的腰部，尖端设置于距基部一定高度处。尖端可以具有第一直径，腰部可以具有第二直径。在具体实施例中，由于用于形成柱的蚀刻工艺的原因，第一和第二直径之间可能有大于柱高度25％的差异。

所述柱可以在所述金属间层上方沿垂直方向延伸，所述柱的边缘从所述柱的尖端到所述柱的基部相对于垂直方向连续弯曲。