[发明专利]包含用于穿硅通孔的穿透结构的堆叠式裸片互连结构

说明书

技术领域

本发明大体来说是针对包含用于穿硅通孔的穿透结构的堆叠式裸片互连结构以及相关联的系统及方法。

背景技术

包含存储器芯片、微处理器芯片及成像器芯片的封装式半导体裸片通常包含安装到衬底且包封于塑料保护盖中的半导体裸片。所述裸片包含若干功能性特征，例如，存储器单元、处理器电路、成像器装置及互连电路。所述裸片还通常包含电耦合到所述功能性特征的接合垫。所述接合垫电连接到在所述保护盖外部延伸的引脚或其它类型的端子以用于将所述裸片连接到总线、电路及/或其它微电子组合件。

市场压力不断地驱使制造商减小半导体裸片封装的大小且增加此类封装的功能性容量。一种用于实现这些结果的方法是在单个封装中堆叠多个半导体裸片。此封装中的裸片通常是通过电耦合所述封装中的一个裸片的接合垫与所述封装中的其它裸片的接合垫来互连的。

已使用各种方法来电互连多裸片封装内的裸片。一种现有方法是使用直接连接在相邻裸片的接合垫之间的焊料球。另一方法是在相邻裸片的接合垫上熔化“凸块”。然而，前述工艺可具有数个缺点。举例来说，在一些情况下，相邻裸片的接合垫之间的连接可为不完整的及/或可在某些条件下发生故障。另外，在相邻裸片之间形成接合通常所需的温度通常可消耗分配给用于处理的封装的总热预算的一显著部分。因此，所述接合工艺可限制所述封装的寿命及/或可用于形成所述封装所需的其它处理步骤的热预算。因此，仍需要用于互连半导体封装内的裸片的经改进技术。

附图说明

图1是根据本发明一实施例配置的封装的部分示意性侧视横截面图。

图2是根据本发明一实施例的在两个裸片之间的互连布置的部分示意性侧视横截面图。

图3A到图3G示意性地图解说明根据本发明实施例的用于形成凸出部的过程。

图4A到图4E示意性地图解说明根据本发明实施例的用于形成经配置以接纳凸出部的凹部的过程。

图5A到图5D示意性地图解说明根据本发明另一实施例的用于形成具有大体箭头形状的凸出部的过程。

图6A到图6B示意性地图解说明根据本发明另一实施例的用于形成具有突出部及缺口的凸出部的过程。

图7示意性地图解说明根据本发明一实施例的用于形成具有树枝状结构的凸出部的过程。

图8A到图8B示意性地图解说明根据本发明另一实施例的用于形成具有突出部及缺口的凸出部的过程。

图9A到图9E示意性地图解说明根据本发明其它实施例的用于形成凹部的过程。

图10A到图10C示意性地图解说明根据本发明又一些实施例的用于形成凹部的过程。

图11A到图11C图解说明根据本发明另一实施例的用于连接半导体衬底的过程。

图12是可包含根据本发明的数个实施例配置的一个或一个以上封装的系统的示意性图解说明。

具体实施方式

下文参考封装式半导体装置及组合件以及用于形成封装式半导体装置及组合件的方法来描述本发明的数个实施例。下文参考半导体裸片描述某些实施例的许多细节。在通篇中，术语“半导体裸片”用以包含各种制品，举例来说，包含个别集成电路裸片、成像器裸片、传感器裸片及/或具有其它半导体特征的裸片。图1到图12及下文中阐述某些实施例的许多具体细节以提供对这些实施例的透彻理解。数个其它实施例可具有不同于本发明中所述的配置、组件及/或过程的配置、组件及/或过程。因此，所属领域的技术人员将了解，可在不借助图1到图12中所示的实施例的数个细节及/或特征及/或借助额外细节及/或特征的情况下实践额外实施例。

图1是包含根据本发明一实施例配置的半导体封装100的半导体系统160的部分示意性侧视横截面图。封装100可包含支撑部件101，其承载彼此电互连及机械互连的多个半导体衬底(例如，半导体裸片)。举例来说，支撑部件101可承载第一半导体衬底110、堆叠于第一半导体衬底110上的第二半导体衬底130及堆叠于第二半导体衬底130上的第三半导体衬底150。所述半导体衬底中的每一者可包含用于将所述衬底连接到相邻衬底的一个或一个以上连接器。举例来说，第一衬底110可包含面向第二衬底130的第一连接器111。第二衬底130可包含第二连接器131，所述第二连接器面向第一衬底110且与对应的第一连接器111连接。第二衬底130也可包含其自身的第一连接器111，所述第一连接器与第三衬底150的对应的第二连接器131连接。