[发明专利]制造半导体薄膜的堆叠的方法

权利要求书

1.一种用于制造堆叠的UTBOX型半导体结构的方法，所述方法包括：

a)在施主衬底(2)上形成对水的扩散形成阻挡或者能够限制该扩散的被称为施主氧化物层的第一电绝缘体层(4)，

b)在形成所述施主氧化物层(4)之后向所述施主衬底中引入元素，形成弱化层(21)，

c)在被称为最终衬底的第二衬底(3)上形成对水的扩散形成阻挡或者能够限制该扩散的被称为键合氧化物层的第二电绝缘体层(5)，所述键合氧化物层严格薄于所述施主氧化物层(4)；

d)键合两个衬底，所述两个衬底都没有经过等离子体处理，使两个电绝缘体层相接触并且一起形成埋入两个衬底之间的被称为埋入氧化物层的绝缘体层(45)，所述绝缘体层使得在键合过程中，所述施主氧化物层的厚度至少等于所述键合氧化物层的厚度，

所述埋入氧化物层的厚度(e_t)小于50nm。

2.根据权利要求1所述的方法，所述施主氧化物层(4)在键合过程中与所述埋入氧化物层相比的相对厚度严格大于所述埋入氧化物层(45)的厚度(e_t)的50％并且小于或等于所述埋入氧化物层(45)的厚度(e_t)的95％。

3.根据权利要求2所述的方法，所述施主氧化物层(4)在键合过程中的相对厚度介于所述埋入氧化物层(45)的厚度(e_t)的60％和85％之间。

4.根据权利要求3所述的方法，所述施主氧化物层(4)在键合过程中的相对厚度介于所述埋入氧化物层(45)的厚度(e_t)的70％和80％之间。

5.根据权利要求1至4中任一项所述的方法，所述埋入氧化物层的厚度(e_t)小于20nm。

6.根据权利要求5所述的方法，所述埋入氧化物层的厚度(e_t)小于15nm。

7.根据权利要求1至6中任一项所述的方法，所述施主衬底(2)是由诸如硅的半导体材料制成的。

8.根据权利要求1至7中任一项所述的方法，所述最终衬底(3)是由诸如硅的半导体材料制成的。

9.根据权利要求1至8中任一项所述的方法，包括在键合之后根据如下方法减薄所述施主衬底(2)：最大温度为400℃且包括所述施主衬底在所述弱化层(21)的至少一处断裂。

10.根据权利要求1至9中任一项所述的方法，在键合之后以及如果存在减薄的话在减薄之后，施加温度介于900℃和1200℃之间、温升斜坡大于10℃/s的热处理。

11.根据权利要求1至10中任一项所述的方法，其中通过沉积或反应或者通过形成天然氧化物来形成绝缘体层的至少其中之一包括在键合之前赋予其水扩散阻挡特性或使其能够限制该扩散的致密化退火。

12.根据权利要求1至11中任一项所述的方法，除了引入掺杂元素和/或清洗和/或致密化退火以外，在其形成和键合之间不包括能够改变绝缘体层的处理。

13.根据权利要求1至12中任一项所述的方法，进一步包括在键合之后和/或任何致密化退火之后通过在基本上介于1100℃和1200℃之间的温度下以及氧化物浓度小于1ppm的气氛中进行处理来减薄埋入氧化物层的步骤。