[发明专利]用于将顺序程序分解为多个线程、执行所述线程和重构该顺序执行的系统、方法和装置

说明书

技术领域

本发明的实施例总体上涉及信息处理领域，并且更具体地说，涉及在计算系统和微处理器中的多线程执行领域。

背景技术

在过去几十年间，通过对指令级并行性(ILP)的使用，单线程处理器已经表现出显著的性能提高。然而，这种并行性有时难以使用并且需要复杂的硬件结构，而复杂的硬件结构可能导致过高功耗和设计复杂性。此外，复杂性和功率的这种增加使得回报越来越小。芯片多处理器(CMP)已经成为前景看好的替代品，以在合理的功率预算下提供进一步的处理器性能提高。

附图说明

在附图中以示例的方式而非限制的方式说明了本发明的实施例，在附图中相同的标记指示相同的元件，并且在附图中：

图1是说明细粒度多线程化系统的至少一个实施例的硬件和软件元件的框图。

图2说明了使用SpMT的示例性流程。

图3说明了由四个基本块构成的小循环的示例性细粒度线程分解。

图4说明了要在两个处理核心中运行的两个线程的示例，其中它们间具有示出为数据依赖图(“DDG”)的两个数据依赖。

图5示出了当考虑控制流时线程划分结果的三个不同示例。

图6说明了一些实施例的分解方案的概述。

图7说明了用于在优化器中使用细粒度SpMT生成程序代码的方法的实施例。

图8说明了示例性多层图。

图9说明了粗化方法的实施例。

图10说明了粗化方法的伪代码表示的实施例。

图11说明了正在被提交到FIFO队列中的线程的实施例。

图12说明了用于确定用于优化区域的POP标记的方法的实施例。

图13说明了使用具有集合活动(hammock)的循环的示例。

图14说明了用于使用POP标记来重构流的方法的实施例。

图15是说明在其上可以使用线程排序重构机制的实施例的多核心系统的实施例的框图。

图16说明了在协作模式中工作的区块(tile)的示例。

图17是说明根据本发明的至少一个实施例的、支持推测多线程化的示例性存储器层级的框图。

图18说明了当一存储指令在优化模式中全局地引退时要进行的动作的方法的实施例。

图19说明了当一加载指令将在优化模式中全局地引退时要进行的动作的方法的实施例。

图20说明了ICMC的实施例。

图21说明了检查点机制的ROB的至少一个实施例。

图22是说明寄存器检查点硬件的至少一个实施例的框图。

图23说明了使用检查点的实施例。

图24说明了使用线程级重构的微处理器的实施例。

图25说明了在其中可以使用本发明的一个实施例的前端总线(FSB)计算机系统。

图26示出了根据本发明的一个实施例的系统的框图。

图27示出了根据本发明的实施例的系统实施例的框图。

图28示出了根据本发明的实施例的系统实施例的框图。

具体实施方式

本发明的实施例涉及用于将顺序程序分解为多个线程或执行流、并行地执行它们和重构该顺序执行的技术。例如，本文描述的一些实施例允许在指令被任意地分配给多个线程时重构指令的顺序次序。因此，本文描述的这些实施例可以与将顺序程序分解为多个线程或执行流的任意技术一起使用。特别地，本文可以使用它们来重构已经以指令粒度被分解为推测线程的应用程序的顺序次序。

推测多线程化是一种并行化技术，其中将顺序代码段分解为要在不同核心或相同核心的不同逻辑处理器(功能单元)中并行执行的线程。推测多线程化(“SpMT”)可以使用多个核心或功能单元来提高单个线程性能。SpMT支持的线程可以取决于运行时条件而被原子地提交或销毁(squash)。

尽管下文在运行于不同核心上的线程的环境下进行讨论，但是本文讨论的概念也适用于类似推测多线程化的执行。即，本文讨论的概念也适用于在相同核心的不同SMT逻辑处理器上运行的推测线程。

细粒度SpMT范例