[发明专利]使用中央DMA机制进行数据过滤

说明书

技术领域

本公开一般地涉及直接存储器访问传输过程中的数据过滤。

背景技术

本部分旨在向读者介绍可能与在下面描述和/或提出的本发明的各个方面有关的各种方面。相信本讨论有助于给读者提供背景信息，以便便于对这些各个方面的更好理解。因此，应当理解，应当据此阅读这些表述，而不是作为对现有技术的承认。

中央处理单元(CPU)利用命令或指令列表操作。这些指令通常集合在一起作为程序。程序通常存储在诸如硬盘驱动器或非易失存储器的长期存储设备内。访问这些长期存储设备需要某个时间量，在该时间期间，CPU必须空等待。

一种提高CPU等待时的效率的方法是利用直接存储器访问(DMA)控制器。DMA控制器允许电子设备内的数据传输而不增加CPU的负担。这可以通过CPU将集合在一起作为程序的指令列表的获取(fetching)移交给DMA控制器而发生，使得在DMA控制器获取用于CPU的程序的同时，CPU可以空出来执行以前获取的指令。另外，CPU可以将从一个子电路到另一个子电路或从CPU到子电路的数据传输移交给DMA控制器。

可以沿着DMA通道完成前述的数据源和数据接收方之间的由DMA控制器进行的数据传输。DMA通道是DMA控制器和设备之间的路径。DMA通道通常向设备传送数据、命令信号和时钟信号。例如，DMA控制器可以使用DMA通道在存储器中的位置和I/O设备之间或在I/O设备和存储器中的位置之间传输数据。类似地，DMA控制器可以使用DMA通道在存储器中的两个位置或直接在I/O设备之间传输数据。

一种这样的I/O设备可以是网络接口设备。网络接口设备可以允许电子设备物理地或无线地连接到网络。网络移动具有相当复杂的结构的数据流，并且虽然可以设计使用非常简单的网络接口设备和运行在CPU上的复杂软件来应付这种复杂的结构的系统，但是当数据速率高时和/或当有必要以最低可能功率操作时，由于处理数据的复杂结构不是理想地适合于CPU的任务，这种设计是不现实的。从而需要网络处理电路，通过帮助CPU完成其某些网络处理任务，该网络处理电路提高了使用常规网络接口设备时的总体系统性能。

发明内容

下面概述了此处作为例子公开的实施例的某些方面。应当理解，给出这些方面仅为了给读者提供对某些实施例的简要概述，并且这些方面不旨在限制权利要求的范围。实际上，本公开和权利要求可以包含可能未在下面提出的多种方面。

提供了具有DMA控制器的电子设备。在一个实施例中，DMA控制器被连接到DMA总线，通过DMA总线可以访问多个I/O设备和长期存储设备。一种这样的I/O设备是网络接口电路。本公开包括用于处理由网络接口电路处理接收的网络分组(packet)的技术和电路。该处理可以发生在DMA控制器中。DMA控制器包括卸载过滤器(offload filter)，卸载过滤器可以利用网络分组处理技术支持网络数据分组的分类、路由和检查。通过利用卸载过滤器处理网络分组，DMA控制器可以在从网络接口电路传输数据的同时执行网络分组的一部分处理。

附图说明

通过参考附图阅读下列详细描述，可以理解某些实施例，在所有附图中类似的标记表示类似的部分，其中：

图1是根据一个实施例，电子设备(诸如便携媒体播放器)的第一视图；

图2是图1的电子设备的内部组件的框图；

图3是示出了图1的便携媒体播放器在执行DMA传输时的操作的流程图；

图4是图1和2的DMA控制器的简化框图；

图5是示出了根据图4的实施例的DMA控制器的操作的流程图。

具体实施方式

下面将描述本发明的一个或多个实施例。为了提供对这些示例性实施例的简洁描述，不是在本说明书中描述实际实现的所有特征。应当理解，在任何这种实际实现的开发中，如同任何工程或设计项目，必须进行大量特定于实现的决策以便实现开发者的特定目标，诸如符合关于系统和关于业务的约束，这可以根据实现的不同而改变。另外，应当理解，这种开发努力可能是复杂和费时的，但是仍然是受益于本公开的普通技术人员进行设计、加工和制造的例行工作。

本公开涉及用于DMA控制器中的网络分组处理的技术和电路。位于DMA控制器内的卸载过滤器可以支持网络数据分组的分类、路由和检查。通过利用卸载过滤器处理网络分组，DMA控制器可以在传输与分组相关联的数据的同时执行网络分组的一部分处理。另外，一种调度机制可以解决DMA传输冲突。下面给出对利用DMA控制器处理网络分组的电子设备的讨论。