[发明专利]具有升压阵列电压的集成电路及其方法

说明书

技术领域

本公开大体上涉及集成电路，更具体地涉及具有升压阵列电压的集成电路及其方法。

背景技术

在要求高速的应用中，诸如数据处理系统中的存储器中，通常使用静态随机存取存储器(SRAM)。每个SRAM单元存储一位数据，且被实现为一对交叉耦合倒相器。SRAM单元仅在两种可能电压电平中的一个时是稳定的。单元的逻辑状态由两个倒相器输出中任何一个处于逻辑高来确定，并且可以通过向适当的单元输入施加足够幅值和持续时间的电压来改变状态。SRAM单元的稳定性是重要问题。SRAM单元必须针对瞬时现象、工艺偏差(process variation)、软错误、和可以引起单元无意中改变逻辑状态的电源波动而言是稳定的。并且，SRAM单元必须在不损害向单元进行写入的能力的情况下在读出操作期间提供良好的稳定性。

然而，当今的集成电路被要求在日益降低的电源电压下进行操作。并且，集成电路上的逻辑电路通常用比SRAM阵列低的源电压进行操作。较低的电源电压可能降低SRAM单元的稳定性。并且，在较低源电压下操作的SRAM单元更加容易受到软错误和工艺偏差的影响。另外，可能会降低产品产率(production yield)，因为较少的单元将在降低的电压下可靠地操作。解决上述问题的一种方式是在比集成电路的其余部分高的电压下操作存储器阵列。然而，在较高电压下操作SRAM阵列可能消耗更多的功率。

因此，所需的是解决上述问题的一种集成电路和方法。

附图说明

通过附图以示例的方式来图示本发明，并且本发明不受到附图的限制，在附图中，相同的附图标记指示类似的要素。图中的要素是出于简单和清楚的目的而图示的，并且不一定按比例绘制。

图1以框图的形式图示了根据实施例的集成电路。

图2以框图的形式图示了图1的集成电路的一部分。

图3以部分框图形式和部分示意图形式图示了图2的电压检测器。

图4以示意图形式图示了图3的PBIAS发生器。

图5图示图2的集成电路部分的各种信号的时序图。

具体实施方式

大体上，提供了一种具有逻辑电路和存储器电路的集成电路。在一个实施例中，集成电路是芯片上系统(SOC)。电荷泵和电压检测器与每个存储器阵列相关联。电荷泵每个被独立地控制，以选择性地向存储器单元的源电压端子提供升压源电压。可以使存储器阵列选择性地耦合，以接收升压源电压或正常源电压。并且，电压检测器被耦合到每个电荷泵的输出，以检测升压源电压。响应于检测到所述升压源电压在预定电压以下，电压检测器使得电荷泵增加与电荷泵相关联的存储器阵列的源电压。

通过独立地控制电荷泵，所选存储器阵列能够根据需要来接收可调整的升压源电压。可以通过监视包含在存储器阵列内的存储器单元的低电压产品产率来确定需要升压源电压的存储器阵列的选择。可以直接在制造集成电路之后监视低电压产品产率，或者甚至可以通过在将集成电路运送到客户处之后对其进行周期性测试来监视低电压产品产率。在相对低的源电压下显示出位单元故障的那些存储器阵列很可能受益于相对于正常源电压而言被升压的本地电源。然而，在低源电压下未出现故障的存储器阵列不可能受益于被升压的电源，且优选的是这些存储器阵列接收正常源电压。这种方法能够在使被集成电路消耗的总功率最小化的同时改善产品产率。应理解的是“低电压”还意指集成电路的标称源电压。

本文所述的集成电路可以在任何半导体材料或材料组合上形成，诸如砷化镓、硅锗、绝缘体上硅(SOI)、硅、单晶硅等、以及上述各项的组合。

可以参考作为单个导体、多个导体、单向导体、或双向导体来图示或描述本文所讨论的导体。然而，不同的实施例可以改变导体的实施方式。例如，可以使用分离的单向导体而不是双向导体，反之亦然。并且，可以用连续地或以时间复用方式传输多个信号的单个导体来替换多个导体。同样地，可以将载送多个信号的单个导体分离成载送这些信号的子集的各种不同导体。因此，存在用于传输信号的许多选择。

当涉及到分别将信号、状态位、或类似设备表示为其逻辑真或逻辑假时，本文使用术语“断言”或“设定”和“否定”(或“反断言”或“清零”)。如果逻辑真状态是逻辑电平一，则逻辑假状态是逻辑电平零。并且，如果逻辑真状态是逻辑电平零，则逻辑假状态是逻辑电平一。