[发明专利]具有多个处理级与双轴机动升降机构的CVD反应器

说明书

技术领域

本发明的实施例与半导体基板的沉积与蚀刻反应相关，例如外延沉积处理或其他化学汽相沉积处理。更明确而言，本发明的实施例与用于操作基板以执行此类处理的设备相关。

背景技术

在其他器件中，由于高等逻辑与动态随机存取存储器(DRAM)器件的新应用，含硅及/或锗薄膜的外延生长渐渐变得重要。当更小型的晶体管问世时，用于亚100纳米互补式金属氧化物半导体(CMOS)器件，例如含硅的金属氧化物半导体场效晶体管的超浅源极/漏极结变得更不易制造。硅基材料可用于金属氧化物半导体场效晶体管(MOSFET)器件的器件制造。例如，在P沟道金属氧化物半导体(PMOS)应用上，晶体管凹陷区的薄膜通常是硅-锗，而在N沟道金属氧化物半导体(NMOS)应用上，凹陷区的薄膜通常是碳化硅。利用硅-锗有利于相对于注入纯硅而注入更多的硼，以减低结的电阻系数，此方法能改善器件性能。例如，在基板表面具有硅化物层的硅-锗界面，其肖特基(Schottky)势垒低于含硅-锗的硅界面。

选择性的硅外延沉积和硅锗外延沉积容许外延层在硅沟成长而不于电介质区域成长。选择性外延可用于半导体器件，例如在源极/漏极、源极/漏极延伸、接触销(plugs)、双极器件的基极层沉积。此外，选择性外延容许有原位掺杂的几近完全的掺杂剂活化，如此可省略后退火处理。因此，结深度可由硅蚀刻和选择性外延精确决定。改善的结深度也会产生压应力。在器件制造中使用含硅材料的一个例子，即是用于MOSFET器件。

如同大多数工艺中，要求在外延处理中能高效率且非破坏性地操作基板。例如，在许多外延处理工艺，旋转基板以确保一致的沉积。此外，准备处理时通常会升降基板，此后亦然。因处理基板会于处理腔室内部产生颗粒，故此类处理要求相对温和。因此，需要一种设备能够在基板上沉积外延薄膜，同时最符合要求地定位基板并且处理基板而不产生颗粒。

发明内容

本发明实施例通常提供一种处理基板的设备，包含：处理腔室，包含盖、底板、墙、基板支架，装配在处理腔室内且具有穿透底板的升降轴、及升降机构，配置成使基板在腔室内垂直移位，操作升降销升降基板至基板支架之上，并当基板于腔室内移位时旋转基板。有些实施例具有附接至升降轴的磁性致动转子，并有磁性致动器耦合至马达以提供旋转。

其他实施例提供一种处理半导体基板的处理腔室，包含：限定处理腔室内部容积的侧壁、顶部和底部、沿着侧壁配置的复数边缘环，每一边缘环限定处理腔室内部容积中至少一处理区域的边界、基板支架，装配在腔室的内部容积且配置成，以平行基板支架的中心轴线的方向移动时绕该中心轴线旋转，及气体导管，耦合至处理腔室的每一处理区域。

其他实施例提供一种处理半导体基板的方法，包含将基板定位于处理腔室中基板支架之上，旋转在基板支架上的基板，于旋转基板时沿旋转轴线移动基板。

附图说明

参考有某些绘制在附图的实施例，可得到之前简短总结的本发明的更特别的描述，如此，可详细了解之前陈述的本发明的特征的方法。但要注意的是，附图只绘示本发明的典型实施例，因本发明同意其他同等有效的实施例，故不视为其范围限制。

图1为沉积腔室的实施例的示意截面视图。

图2为显示于图1的沉积腔室的部份的截面详细视图。

图3为沉积腔室的另一实施例的示意截面视图。

图4为根据另一实施例总结的方法的流程图。

为有助于了解，如此处可能，使用同一元件符号以指定共通于各图的同一元件。应认知到在一实施例中公开的元件可适用于其他实施例，而不再特别说明。

具体实施方式

本发明的实施例通常提供一种设备以沉积薄膜于基板上。图1为配置成用于沉积外延的沉积腔室100的示意剖面图，其为可由美国加州圣克拉拉市的应用材料公司购得的CENTURA集成处理系统的一部分。沉积腔室100包括由诸如铝、不锈钢(例如316L不锈钢)等抗处理的材料所制成的外壳结构101。此外壳结构101包围多种处理腔室100的功能元件，例如石英腔室130，其包括上层腔室105及下层腔室124，其内包括处理容积118。反应物种由气体分配组件150供给至石英腔室130，而处理的副产物由典型地与真空源(未图示)连通的出口138从处理容积移去。