[发明专利]衬底、提供有外延层的衬底、制造衬底的方法和制造提供有外延层的衬底的方法

权利要求书

1.一种制造衬底(10、30)的方法，所述方法包括如下步骤：

制备由氮化镓形成的晶锭(3)；以及

通过对所述晶锭(3)进行切片获得由氮化镓形成的衬底(10、30)，

在获得所述衬底(10、30)的步骤中，通过切片获得的所述衬底(10、30)具有在10mm的线上不小于0.05μm且不大于1μm的算术平均粗糙度Ra的主表面。

2.根据权利要求1所述的制造衬底(10、30)的方法，其中，

在获得所述衬底(10、30)的步骤中获得的所述衬底(10、30)的主表面中，构成Ga原子面(4)的区域和构成N原子面(5)的区域位于同一平面上。

3.根据权利要求1所述的制造衬底(10、30)的方法，其中：

在获得所述衬底(10、30)的步骤中，

通过切片获得的所述衬底(10、30)具有翘曲成在所述衬底(10、30)的所述主表面上突出的形状，所述衬底(10、30)的主表面主要由Ga原子面(4)的区域构成，并且

通过切片获得的所述衬底(10、30)具有大于0μm且不大于50μm的高度的翘曲。

4.根据权利要求1所述的制造衬底(10、30)的方法，其中，

在获得所述衬底(10、30)的步骤中，使用线状锯对所述晶锭进行切片。

5.根据权利要求4所述的制造衬底(10、30)的方法，其中，

在获得所述衬底(10、30)的步骤中，使用线状锯和平均粒径不小于0.5μm且不大于40μm的磨粒对所述晶锭(3)进行切片。

6.根据权利要求5所述的制造衬底(10、30)的方法，其中，

每个所述磨粒的最宽表面的较长边的长度相对于与该最宽表面的所述较长边相交的较短边的长度的比率不小于1.3。

7.根据权利要求6所述的制造衬底(10、30)的方法，其中，

所述比率不小于1.4且不大于2.0。

8.根据权利要求1所述的制造衬底(10、30)的方法，其中，

在获得所述衬底(10、30)的步骤中，在通过切片获得的所述衬底(10、30)的所述主表面上，形成有最大深度不大于10μm且平均深度不大于5μm的受损层(15)。

9.一种制造提供有外延层的衬底(20)的方法，所述方法包括如下步骤：

使用根据权利要求8所述的制造衬底(10、30)的方法制备衬底(10、30)

通过气相蚀刻从所述衬底(10、30)的所述主表面去除所述受损层(15)；以及

在已经去除所述受损层(15)的所述衬底(10、30)的所述主表面上，形成由氮化镓基半导体构成的外延层(9)。

10.一种制造提供有外延层的衬底(20)的方法，所述方法包括如下步骤：

使用根据权利要求1所述的制造衬底(10、30)的方法制备衬底(10、30)

从所述衬底(10、30)的所述主表面去除受损层(15)；以及

在已经去除所述受损层(15)的所述衬底(10、30)的所述主表面上，形成由氮化镓基半导体构成的外延层(9)。

11.一种制造提供有外延层的衬底(20)的方法，所述方法包括如下步骤：

使用根据权利要求1所述的制造衬底(10、30)的方法制备衬底(10、30)；

抛光所述衬底(10、30)；以及

在被如此抛光后的所述衬底(10、30)的所述主表面上，形成由氮化镓基半导体构成的外延层(9)。

12.一种使用根据权利要求9所述的制造提供有外延层的衬底(20)的方法制造的提供有外延层的衬底(20)。

13.一种使用根据权利要求1所述的制造衬底(10、30)的方法制造的衬底(10、30)。

14.一种由氮化镓形成的衬底(10、30)，

所述衬底(10、30)具有在10mm的线上不小于0.05μm且不大于1μm的表面粗糙度Ra的主表面，

所述主表面在其上形成有受损层(15)，

所述受损层(15)的最大深度不大于10μm，所述受损层(15)的平均深度不大于5μm。