[发明专利]用于降低钨粗糙度并改进反射率的方法

说明书

相关申请案交叉参考

本申请案主张2008年8月29日提出申请的美国专利申请案第12/202,126的优先权，所述美国专利申请案的揭示内容以全文形式且出于所有目的而以引用的方式并入本文中。

技术领域

本发明涉及制备钨膜的方法。本发明的实施例可用于需要具有低电阻率、低粗糙度和高反射率的钨薄膜的集成电路应用。

背景技术

使用化学气相沉积(CVD)技术沉积钨膜是许多半导体制作工艺的必不可少的部分。钨膜可作为低电阻率电连接以水平互连件、相邻金属层间的导通孔、和第一金属层与硅衬底上的装置之间的触点的形式使用。在常规钨沉积工艺中，在真空室中将晶片加热至工艺温度，且然后沉积极薄的一部分钨膜，其用作晶种或成核层。然后，在成核层上沉积钨膜的剩余部分(体层)。常规上，钨体层是通过利用氢(H₂)还原六氟化钨(WF₆)在正形成的钨层上来形成。

发明内容

本发明提供产生具有较低粗糙度和较高反射率的低电阻率钨体层的方法。平滑且高反射性的钨层比常规低电阻率钨膜更易于光图案化。所述方法涉及在存在交替氮气脉冲的情况下的钨的CVD沉积，以便在不存在氮的情况下和在存在氮的情况下通过CVD沉积所述膜的交替部分。根据各种实施例，在氮存在下通过CVD沉积20％至90％之间的总膜厚度。

附图说明

当结合以下图式考虑时，可更全面的了解本发明的以下详细说明，其中：

图1是显示根据本发明各种实施例的方法的相关操作的工艺流程图。

图2是显示沉积钨成核层的方法的相关操作的工艺流程图。

图3A是比较多个堆叠和单个堆叠钨体层的示意性图解说明。

图3B显示根据本发明的各种实施例的定时序列的实例。

图4是显示钨体层的反射率和电阻率随在氮存在下所沉积膜的百分数变化的曲线图。

图5是显示在氮存在下和在无氮工艺中通过CVD所沉积1000A钨膜的电阻率的温度相关性的曲线图。

图6是显示在氮存在下和在无氮工艺中通过CVD所沉积1000A钨膜的反射率的温度相关性的曲线图。

图7是根据本发明实施例适用于实施钨沉积工艺的处理系统的框图。

具体实施方式

介绍

在下列说明中，阐释许多特定细节以提供对属于形成钨薄膜领域的本发明的透彻了解。本文所显示和讨论的特定方法和结构的修改、适应或变化形式对所属领域的技术人员将显而易见且在本发明的范围内。

本文所阐述的方法涉及形成钨膜。用于在表面上形成钨膜的常规工艺涉及在表面上形成钨成核层，且然后执行CVD操作。

本发明的实施例涉及沉积具有低电阻率、低粗糙度和高反射率的钨层。在先前工艺中，已通过生长大的钨晶粒来实现低电阻率钨膜。然而，此使得膜的粗糙度增加。因此，500A或更厚膜的低电阻率钨膜的均方根(RMS)粗糙度与膜厚度的百分比可超过10％。降低膜的粗糙度可使得随后的操作(图案化等)更容易。

所阐述方法还提供高反射膜。用于沉积钨体层的常规工艺涉及在化学气相沉积(CVD)工艺中含钨前驱物的氢还原。与硅表面相比，通过常规氢还原CVD所生长的1000A膜的反射率为110％或更低。然而，在某些应用中，需要具有更高反射率的钨膜。举例来说，具有低反射率和高粗糙度的钨膜可使得光图案化钨(例如以形成位线或其它结构)更困难。

本文所阐述的方法涉及在交替氮气脉冲的存在下通过H₂CVD还原来沉积钨。尽管已知在氮气的存在下的钨沉积降低钨粗糙度，但本发明者已发现，使在氮的存在下的CVD沉积与在不存在氮的情况下的CVD沉积交替可改进反射率和粗糙度。图1显示根据本发明某些实施例的工艺。所述工艺由在衬底上沉积钨成核层开始。通常，成核层是薄的保形层，其用于促使随在其上形成体材料。在某些实施例中，使用脉冲成核层(PNL)技术沉积成核层。在PNL技术中，还原剂、吹扫气体和含钨前驱物的脉冲按顺序注入反应室并从所述室中吹扫出。以循环方式重复所述工艺，直到实现所要厚度为止。宽泛地说，PNL体现按顺序添加用于半导体衬底上的反应的反应物的任何循环工艺。