[发明专利]移位寄存器电路和显示装置以及移位寄存器电路的驱动方法

说明书

技术领域

本发明涉及在显示面板中制成单片电路的移位寄存器电路。

背景技术

近年来，用非晶硅在液晶面板上形成栅极驱动器来实现成本减少的栅极单片电路化得到发展。栅极单片电路也称为无栅极驱动器、面板内置栅极驱动器、面板内栅极(gate in panel)等。

图12表示构成利用栅极单片电路形成的栅极驱动器的移位寄存器电路的结构例。

在该移位寄存器电路中，各级(移位寄存器级)SRk(k为自然数)具备：置位端子SET、输出端子GOUT、复位端子RESET、低电平电源输入端子VSS和时钟输入端子CKA、CKB。在各级SRk(k≥2)中，置位端子SET中输入前级SRk-1的输出信号GOUT(以输出端子附图标记代用)。初级SR1的置位端子SET中输入门开始脉冲GSP。输出端子GOUT对对应的扫描信号线输出输出信号Gk。复位端子RESET中输入下一级SRk+1的输出信号GOUT。低电平电源输入端子VSS中输入各级SRk中的低电位侧的电源电压即低电平电源电压VSS。时钟输入端子CKA和时钟端子CKB中的一方中输入时钟信号CK1，并且另一方中输入时钟信号CK2，在相邻的级之间输入到时钟输入端子CKA的时钟信号和输入到时钟输入端子CKB的时钟信号CK2交替切换。

时钟信号CK1和时钟信号CK2具有如图15所示的激活时钟脉冲期间(在此为高电平期间)不相互重叠的互补的相位关系。时钟信号CK1、CK2的高电平侧(激活侧)的电压为VGH，低电平侧(非激活侧)的电压为VGL。低电平电源电压VSS等于时钟信号CK1、CK2的低电平侧的电压VGL。在该例中，时钟信号CK1和时钟信号CK2处于相互反相的关系，但是也可以是一方时钟信号的激活时钟脉冲期间包含在另一方时钟信号的非激活期间内的关系。

图13表示图12的移位寄存器电路的各级SRk的结构例。

各级SRk具备5个晶体管T1、T2、T3、T4、T5和电容C1。上述晶体管全是n沟道型的TFT。

在晶体管T1中，栅极和漏极连接到置位端子SET，源极连接到晶体管T5的栅极。在作为各级SRk的输出晶体管的晶体管T5中，漏极连接到时钟输入端子CKA，源极连接到输出端子GOUT。即，晶体管T5作为传输门进行输入到时钟输入端子CKA的时钟信号的通过和切断。电容C1连接于晶体管T5的栅极和源极之间。与晶体管T5的栅极相同电位的节点称为netA。

在晶体管T3中，栅极连接到复位端子RESET，漏极连接到节点netA，源极连接到低电平电源输入端子VSS。在晶体管T4中，栅极连接到复位端子RESET，漏极连接到输出端子GOUT，源极连接到低电平电源输入端子VSS。

在晶体管T2中，栅极连接到时钟端子CKB，漏极连接到输出端子GOUT，源极连接到低电平电源输入端子VSS。

下面用图14说明各级SRk的动作。

在对置位端子SET输入移位脉冲之前，晶体管T4、T5为高阻抗状态，并且晶体管T2每当从时钟输入端子CKB输入的时钟信号为高电平时就处于导通状态，输出端子GOUT处于保持低电平的期间。

当对置位端子SET输入作为移位脉冲的前级的输出信号GOUT的门脉冲时，级SRk处于生成输出脉冲的期间，晶体管T1处于导通状态，对电容C1充电。电容C1被充电，由此，使门脉冲的高电平为VGH，使晶体管T1的阈值电压为Vth，节点netA的电位上升到VGH-Vth。其结果是，晶体管T5成为导通状态，从时钟输入端子CKA输入的时钟信号出现在晶体管T5的源极，但是在时钟输入端子CKA中输入时钟脉冲(高电平)的瞬间利用电容C1的自举效应使节点netA的电位上冲，因此晶体管T5会得到大的过电压。由此，输入的时钟脉冲的VGH的电位电平传送到级SRk的输出端子GOUT并输出，成为门脉冲Gk(输出信号GOUT的脉冲)。

当对置位端子SET的门脉冲的输入结束时，晶体管T1为截止状态。然后，为了解除节点netA和级SRk的输出端子GOUT处于悬浮状态所进行的电荷的保持，利用作为输入到复位端子RESET的复位脉冲的下一级SRk+1的门脉冲Gk+1使晶体管T3、T4为导通状态，将节点netA和输出端子GOUT连接到低电平电源电压VSS。由此，晶体管T5成为截止状态。当复位脉冲的输入结束时，级SRk生成输出脉冲的期间结束，输出端子GOUT再次成为保持低电平的期间。

这样，如图15所示，对各栅极线依次输出门脉冲Gk。