[发明专利]用于多位∑-Δ数/模转换器中的抖动的方法及设备

说明书

相关申请案交叉参考

本申请案主张以下专利申请案的的优先权：菲利普·德瓦尔(Philippe Deval)、文森特·夸克皮克斯(Vincent Quiquempoix)及亚历山大·巴雷托(Alexandre Barreto)在2008年10月23日提出申请的共同拥有的序列号为61/107,820的美国临时专利申请案，其标题为“用于多位∑-Δ数/模转换器中的抖动的方法及设备(Method and Apparatus for Dithering in Multi-Bit Sigma-Delta Digital-to-Analog Converters)”；且特此以引用的方式并入本文中。

技术领域

本发明涉及数/模转换器(DAC)，且更特定来说涉及一种具有M位分辨率量化器的∑-ΔDAC，所述M位分辨率量化器具有相对于随机或伪随机序列舍入的数字输入以提供用于移除所述∑-ΔDAC的模拟输出中的不合意空闲音调的自动动态抖动。

背景技术

当今，数/模转换器(DAC)广泛用于消费型、医疗、工业等电子应用中。通常，DAC包含用于接收数字值且输出由所述数字值确定的模拟信号的电路。数字输出值通常呈并行字或串行数字位串流的形式。存在许多类型的数/模转换方案，且这些转换方案中的每一者具有其优点及缺点。

已经历增加的使用的一种类型的DAC是∑-ΔDAC(∑-Δ与Δ-∑在本文中将可互换使用)。∑-ΔDAC利用∑-Δ调制器，其中将数字值输入到所述∑-Δ调制器且对其输出进行滤波以产生模拟信号并移除噪声，例如，音频D类功率放大器。DAC中的∑-Δ调制器通常将输入数字值转换成“一”与“零”的数字串行串，其具有在与由所述数字值表示的模拟信号成比例的时间上的平均振幅。借助模拟电路低通滤波器对此数字串行串进行滤波以产生所要的模拟信号。与较早的Δ调制技术相比，∑-Δ调制通常实现高准确度及宽动态范围。∑-Δ调制通常称为经过取样转换器架构且通常免除Δ调制的较早不合意二阶效应中的一些效应。

如果提供某一周期或DC输入，那么在连续模式中工作的所有∑-Δ调制器在其输出处产生空闲音调。这些空闲音调是由于量化过程所致且在∑-Δ调制器架构的设计中是固有的。

这些空闲音调是不想要的且在DAC的输出处产生不合意行为，例如，音频装置中的不合意高音调。这些音调会限制DAC装置的无寄生动态范围(SFDR)且因此限制DAC装置的信号对噪声和失真比(SINAD)。这些音调具有主要取决于防止其由于对输出信号的简单滤波而被移除的输入信号的振幅及频率。

发明内容

因此，所需要的是一种用以从数/模转换器(DAC)的输出移除空闲音调的方式。根据本发明的教示内容，从∑-Δ数/模转换器(DAC)的输出移除空闲音调是通过以下方式实现的：使用抖动技术在∑-Δ调制器环路中添加误差信号，借此使空闲音调输出解除相关，使得衰减或消去所述空闲音调。此误差信号通常为具有零平均值的随机高频信号，使得其由所述∑-Δ环路滤波。误差信号的随机性(其与输入信号的不相关性)确定抖动方案的效率。在∑-ΔDAC中，∑-Δ调制器为纯数字的，如下文更全面地描述。

根据本发明的教示内容，∑-ΔDAC包括∑-ΔM位(M＞1)多位调制器，其具有控制分辨率序列N(n)的随机或伪随机序列产生器及将L位分辨率输入信号舍入成具有M-N(n)个经填充零的N(n)位信号的舍入/舍位块。伪随机或随机产生器可以是自由选择的，且取决于产生大N(n)数的概率，抖动功能件将在调制器环路中引入或多或少的大误差。如果分辨率序列正产生大N(n)数，那么抖动误差功能件将引入小误差而无论量化器的数字输入如何。当所产生的分辨率序列是介于1与M之间的具有1/M的概率的整数时，找到在抖动量与在环路中引入的误差量之间的优选折衷中的一者。