[发明专利]纳米结构存储器件

说明书

技术领域

本发明涉及一种存储器件且尤其涉及包含纳米线作为结构元件的半导体存储器件。

背景技术

直到最近，半导体器件基于平面工艺，平面工艺在小型化方面施加限制。纳米技术的发展以及，特别是，生产纳米线的能力，为设计具有改善的特性的半导体器件和制造平面技术不可能实现的新器件开启了新的可能性。

对用于数据存储应用的存储器电路的兴趣在过去几年显示出明显的增加。该兴趣主要源于看上去不断增加的对更快速和更密集封装的存储器的需求以及最近的表明基于纳米技术的存储器电路技术上可行的报道。相比现在最常用的手持装置的非易失性存储器——闪存，基于纳米技术的存储器件，例如单电子器件，由于纳米级尺度而具有提供极密度存储器的潜力。另一个优势是非常低的功耗，这归因于仅有很有限数目的电子参与到基本操作中，这也能提供非常快速的操作。基于平面工艺的存储器件的尺寸不能容易地减少而没有各种问题，例如由于减小的接触的尺寸而导致增加的接触电阻或者由于减小的沟道宽度而导致的差的电流控制。

欧洲专利申请EP1420414A1公开了占用面积在最小的平面存储器件范围内的基于纳米技术的存储器件的一个示例。该存储器件包含生长在衬底上的纳米管，使得纳米管的一端接触衬底的源极区域且相对端接触漏极区域，由此该纳米管形成该存储器件的电子输送沟道。包含夹在绝缘层之间的电子存储层的存储单元形成在纳米管的周围。该电子存储层是同质层或多孔层，其包括使用化学气相沉积或溅射填充了电子存储材料的纳米点。穿过纳米管的电子流通过形成在该存储单元周围的控制栅极控制。

发明内容

现有技术在能够在存储器件中结合速度、低易失性和小的占用面积方面具有缺点。

本发明的目标是克服所述现有技术的缺点。这通过独立权利要求中限定的纳米结构存储器件来实现。

按照本发明的纳米结构存储器件包括至少一个形成电流输送沟道的半导体纳米线，一个或多个设置在所述纳米线的至少一部分的周围的、嵌入有电荷存储中心的壳层，以及至少一个设置在所述一个或多个壳层的至少一部分周围的第一栅电极。存储在电荷俘获中心的电荷量通过该栅电极控制，也就是电荷俘获中心通过施加预定电压到栅电极来写入/擦除。存储在一个或多个电荷俘获中心的电荷量的任何变化改变该纳米线的导电性。优选地，电荷俘获中心嵌入到宽带隙材料或绝缘体中。

在本发明的一个实施方式中，该电荷俘获中心是半导体纳米晶体，优选地通过外延生长的半导体纳米晶体。

在另一个实施方式中，该纳米结构存储器件包括多个栅电极，每个设置在纳米线(3)相应部分的周围，因此纳米线3的电阻可以根据激活的栅电极的数量逐步地增加/减少。

在按照本发明的纳米结构存储器件的又一个实施方式中，所述一个或多个壳层由具有不同带隙的材料制成以便产生渐变的或有顶峰的能带分布。在一个实施方式中该渐变的或有顶峰的能带分布，在电荷俘获中心和纳米线之间和/或在电荷俘获中心和栅电极之间提供势垒结构，使得对于预定偏压条件有利于该电荷俘获中心的充电。

归因于本发明，提供一种具有高写入速度和低易失性的存储器件成为可能。

本发明的一个优势是提供了一种相比于传统器件占用面积减小的存储器件。

本发明的另一个优势是提供了垂直叠置多个栅存储器件以及进一步增加存储器件封装密度的可能性。

本发明的实施方式限定于从属权利要求中。本发明的其它目的、优势和新特征在随后的结合附图及权利要求的本发明的详细描述中变得明显。

附图说明

本发明的优选实施方式现在结合附图描述，其中

图1示意地示出按照本发明的一个实施方式的存储器件以及有源区的放大图示，

图2示意地示出按照本发明的包含3个壳层的存储器件以及有源区的放大图示，

图3a-b示意地示出本发明的另一实施方式，其包括设置在纳米线周围的多个栅电极，

图4a-b示意地示出在(a)耗尽模式和(b)增强模式下纳米线中的电流，以及

图5a-c示意地示出根据本发明的存储器件的写入/充电。

具体实施方式

基本上，本发明基于使用设置在半导体纳米线周围的栅控纳米尺寸电荷俘获中心来控制该纳米线的导电性。