[发明专利]存储器模块以及存储器用辅助模块

说明书

技术领域

本发明涉及一种存储器模块以及存储器用辅助模块。

背景技术

以往，如下的存储器模块正在普及：在基板上安装多个半导体存储器芯片并进行布线，设置有用于与计算机连接的连接端子。在存储器模块所具备的存储器具有SDRAM(Synchronous Dynamic Random Access Memory：同步动态随机存储器)。在该SDRAM中，内部被分割为多个存储体，各存储体能够分别独立地进行动作。在该SDRAM中，通过存储体地址、行地址、列地址来确定成为访问对象的存储器单元。在访问存储器单元时，计算机所具备的存储器控制器输出这些存储体地址、行地址以及列地址。此外，使用存储体地址用的信号线将存储体地址输入到SDRAM，使用共用的信号线将行地址和列地址输入到SDRAM。另外，行地址和列地址按照行地址、列地址的顺序分成两次被输入到SDRAM。

另外，伴随着存储器模块中的存储器的大容量化，存储器单元的数量增加。因此，为了确定成为访问对象的存储器单元而使用的表示存储体地址所需的比特数、表示行地址所需的比特数、表示列地址所需的比特数根据存储器模块中的存储器的容量而发生变化。例如，如果存储体数变为两倍，则存储体地址的比特数增加1比特。因此，在将具备大容量的存储器的存储器模块与计算机连接的情况下，如果该计算机所具备的存储器控制器不支持该存储器模块的容量，则该计算机只能访问该存储器模块的一部分的存储器单元。即、在存储器控制器所输出的各地址的比特数与为了确定成为访问对象的存储器单元而使用的各地址的比特数不匹配的情况下，存在如下问题：计算机(存储器控制器)只能访问存储器模块的一部分的存储器单元。

因此，提出一种技术方案，该技术即使不是在存储器控制器所输出的各地址的比特数与为了确定成为访问对象的存储器单元而使用的各地址的比特数分别匹配的情况下，也能够访问存储器模块的所有的存储器单元。

专利文献1：日本特开2005-62914号公报

专利文献2：日本特开2004-94785号公报

发明内容

发明要解决的问题

但是，即使利用上述以往技术，也存在无法使存储器模块正常地进行动作的情况。

本发明是为了解决上述问题而完成的，其目的在于，即使不是在从存储器控制器输出的存储体地址的比特数、行地址的比特数以及列地址的比特数与为了确定成为访问对象的存储器单元而使用的存储体地址的比特数、行地址的比特数以及列地址的比特数分别匹配的情况下，也能够访问存储器模块的所有存储器单元，并且使存储器模块正常地进行动作。

此外，日本特开2005-62914号公报和日本特开2004-94785号公报的公开内容以及由巴比禄株式会社在日本国专利局申请的专利申请2008-261516号和专利申请2008-174799号的公开内容被编入本书说明用以参考。

用于解决问题的方案

本发明能够实现以下方式或者应用例来解决上述问题中的至少一部分。

[应用例1]一种存储器模块，具备：

存储器，其具有多个存储体，上述多个存储体分别具备矩阵状排列的多个存储器单元，上述存储器根据所输入的规定的比特数的存储体地址、规定的比特数的行地址、规定的比特数的列地址来确定成为访问对象的存储器单元；以及

地址生成电路，其在(i)从存储器控制器分别输出的存储体地址、行地址、列地址的各比特数的总和与为了确定上述成为访问对象的存储器单元而分别使用的存储体地址、行地址、列地址的各比特数的总和相等，并且，(ii)从上述存储器控制器输出的行地址的比特数比为了确定上述成为访问对象的存储器单元而使用的行地址的比特数多1比特，并且，(iii)从上述存储器控制器输出的存储体地址的比特数比为了确定上述成为访问对象的存储器单元而使用的存储体地址的比特数少1比特时，使用从上述存储器控制器输出的行地址的最上位比特来生成对于确定上述成为访问对象的存储器单元来说所缺少的存储体地址的最上位比特，并将生成的该存储体地址的最上位比特输出到上述存储器。