[发明专利]扩展用于输入输出操作的存储器接口的输入输出模块、处理平台和方法

权利要求书

1.一种被配置为操作于存储模块插口中的输入输出(I/O)模块，所述I/O模块包括：

串行存在检测(SPD)设备，用以指示所述I/O模块是I/O设备并且指示与所述I/O模块相关联的一个或多个功能；

串行数据控制器，用以经由所述存储模块插口的预选系统管理(SM)总线地址线和未使用的系统时钟信号线来与主机系统的可配置开关传送串行数据；

时钟生成器，用以向所述串行数据控制器提供时钟信号以用于传送所述串行数据；以及

SM总线I/O设备，用以与所述主机系统的SM总线信道相接口以将所述时钟生成器配置用于串行数据通信。

2.如权利要求1所述的I/O模块，其中，所述I/O模块被配置为操作于双列直插式存储模块(DIMM)插口中。

3.如权利要求1所述的I/O模块，其中，当所述主机系统被加电时，所述主机系统经由所述SM总线信道读取所述SPD设备，并且，

其中，当所述SPD设备指示所述存储模块插口中的所述I/O模块被识别为I/O设备而非存储设备时，作为对读取所述SPD设备的响应，所述主机系统将所述可配置开关配置为将所述预选SM总线地址线和所述未使用的系统时钟信号线作为串行数据线使用。

4.如权利要求1所述的I/O模块，其中，所述SPD设备包括串行非易失性存储元件，用以存储对所述I/O模块是I/O设备而非存储设备的指示以及对与所述I/O模块相关联的一个或多个功能的指示，并且

其中，所述串行非易失性存储器将由所述主机系统经由所述主机SM总线的SM总线信道之一读取。

5.如权利要求1所述的I/O模块，其中，所述预选SM总线地址线和所述未使用的系统时钟信号线由所述主机系统的所述可配置开关根据外围组件互联快速(PCIe)通信技术而被配置为用作串行数据线。

6.如权利要求5所述的I/O模块，其中，所述串行数据控制器作为PCIe控制器操作，

其中，所述时钟生成器是PCIe时钟生成器，以及

其中，所述可配置开关是PCIe开关，该PCIe开关被配置为根据所述PCIe通信技术经由所述预选SM总线地址线和所述未使用的系统时钟信号线来提供与所述串行数据控制器的高带宽串行通信。

7.如权利要求1所述的I/O模块，其中，当所述I/O模块被识别为I/O设备时，所述主机系统被配置为经由所述SM总线信道对所述时钟生成器进行编程。

8.如权利要求7所述的I/O模块，其中，所述时钟生成器：

利用所述I/O模块上的内部电路自行生成所述时钟信号，或者

从系统时钟信号获得所述时钟信号，所述系统时钟信号包括在所述存储模块插口中提供的系统时钟信号差分对。

9.如权利要求1所述的I/O模块，其中，由所述I/O模块提供的所述一个或多个功能包括信息存储功能或信息处理功能中的至少一者，

其中，当所述SPD设备包括对所述I/O模块包含信息存储功能的指示时，所述I/O模块还包括一个或多个闪存设备，所述闪存设备被配置为存储通过所述串行数据控制器接收的串行数据，

其中，当所述SPD设备包括对所述I/O模块包含信息处理功能的指示时，所述I/O模块还包括一个或多个处理器，所述处理器被配置为处理接收自所述串行数据控制器的串行数据。

10.如权利要求9所述的I/O模块，其中，所述一个或多个处理器包括加密处理器，并且

其中，所述主机系统的处理器将加密处理操作卸载给所述I/O模块的所述加密处理器。

11.如权利要求9所述的I/O模块，其中，所述一个或多个处理器包括图形处理器，并且

其中，所述主机系统的处理器将图形处理操作卸载给所述I/O模块的所述图形处理器。

12.如权利要求7所述的I/O模块，还包括电源调节器，所述电源调节器从由所述主机系统提供的电压信号向所述串行数据控制器和所述时钟生成器提供电源。