[发明专利]用于模数转换器的前端采样技术

说明书

技术领域

本发明总体上涉及模数转换器(ADC)。更具体地，本发明提供改进的前端ADC流水线式采样技术以适应高频模拟输入信号。

背景技术

流水线式ADC常常用于生成模拟信号的多位数字表示。流水线式ADC的每一级分解出整个多位数字表示中的一些位。通过组合流水线式ADC中的每一级的输出，形成了高分辨率、多位表示。

流水线式ADC级通常包括快闪式比较器和残差产生器。快闪式比较器生成ADC级的输出位。残差产生器生成误差信号，其被传递至下一ADC级以进一步改善模拟输入信号的表示。

为了保证ADC级的正确操作，快闪式比较器和残差产生器应当对模拟输入信号的基本相同的采样进行操作。为了满足该需求，许多传统ADC级设计使用前端采样保持(S/H)电路。其它的传统ADC级设计需要残差产生器和快闪式比较器的采样网络精确匹配。这两种现有设计可能具有包括高噪声引入以及高功率需求的多个缺点或者它们可能耗尽残差产生器的运算能力。总的说来，这两种设计可能限制可以由ADC级接收和处理的模拟输入信号的频率范围。

因此，需要一种避免对前端S/H电路的需求而同时仍然支持高频率模拟输入信号的ADC级和采样技术。

附图说明

附图对本发明进行了例示，并且与说明书相结合以进一步用来解释本发明的原理以及使得相关领域的技术人员能够制造和使用本发明。

图1是流水线式模数转换器(ADC)的简化框图。

图2是流水线式ADC的ADC级的第一现有设计的简化框图。

图3是流水线式ADC的ADC级的第二现有设计的简化框图。

图4是避免了对前端S/H电路的需求的流水线式ADC级的现有设计的简化框图。

图5例示了根据本发明一个方面的改进的无S/H ADC级设计的简化框图。

图6提供了例示根据本发明一个方面的在ADC流水线的第一级中接收和处理模拟输入信号的方法的流程图。

具体实施方式

本发明的实施例提供了一种向快闪式比较器提供连续时间输入信号以用于采样的流水线式ADC前端采样结构。通过向快闪式比较器提供连续时间输入信号，因而传输表示所采样输入的DC电荷至快闪式比较器的需求不会引入延迟。由于残差产生器和快闪式比较器在高频率输入信号上操作时的高带宽响应需求，避免了残差产生器和快闪式比较器中采样网络的匹配。

在初始阶段，将并行比较器的输入电容器预充电至适当的基准电压。在采集阶段，将模拟输入信号直接施加给预充电的电容器。针对特定比较器而由基准电压所偏置的模拟输入信号接着被提供给比较器的再生节点并且在此被采样。所偏置的模拟输入信号到比较器的传播远快于现有设计所需的传输表示所采样输入信号的DC电荷所需的时间。因此，改进的无S/H结构能够适应增长的采样率并且因而适应更高的带宽输入信号。

图1是流水线式模数转换器(ADC)100的简化框图。如图所示，流水线式ADC 100包括接收和处理模拟输入信号104的级102-1至102-N。流水线式ADC 100生成所接收的模拟输入信号104的多位数字表示。每一级102生成(contributes)由流水线式ADC 100所生成的模拟输入信号104的整个多位表示的一些位(例如，1至3位)。通过连接每一级102分解出的位，形成模拟输入信号104的整个多位表示。每个连续的流水线级102-1至102-N提高了由前一级102提供的分辨率级别。例如，级102-1可以输出将用于数字地表示模拟输入信号104的最高有效位(MSB)106-1中的n位。因此，级102-2可以输出下一MSB 106-2中的n位而最后一级102-N可以输出将用于数字地表示模拟输入信号104的最低有效位(LSB)106-N中的n位。

前N-1级102中的每一个包括粗量化器和残差产生器。级102的粗量化器以相对低的分辨率106输出所接收的输入信号的数字表示-即，仅仅几位的表示。例如，每一级102的分辨率可以是3位的分辨率。每一级102的残差产生器接收粗量化器的输出并且产生被传递至下一级102以进行处理的误差信号或残差信号。下一级102随后改善由前一级102所产生的模拟输入信号104的表示。

图2是流水线式ADC的ADC级200的简化框图。例如，图2所示的ADC级200可以是图1所述的第一级102-1。ADC级200可以接收模拟输入信号104并且可以耦合至流水线式ADC 100的下一级-例如，ADC级200可以连接至图1所示的下一ADC级102-2。