[发明专利]于测试作业模式期间用于保障集成电路上数字信息安全的方法与设备

说明书

【相关申请案的交互参照】

本专利申请案与同时申请案”代理人卷号No.00100.07.0125，于测试作业模式期间用于保障集成电路只读存储器上数字信息安全的方法与设备”相关，两者皆让渡予ATI Technology ULC。

技术领域

本发明一般而言是关于集成电路(ICs)与集成电路的各种作业模式，如包含可测试性设计(DFT)模式的测试模式，并且进一步关于该集成电路内所含有的加密金钥、密码及其它信息，更详而言的，是关于避免通过将IC作业于DFT或类似的测试模式来存取该加密金钥、密码及其它信息的方法与设备。

背景技术

保护电子装置作业所需的数字内容与其它信息经常求助于储存于集成电路(IC)上各个位置的加密金钥与密码。非经授权使用者以外的某人或甚至经授权使用者本人对金钥的存取皆可能造成版权经保护或经其它方式保护的数字内容被偷窃或侵占。此外，经保护的数字内容或其它机密信息经常经过解码或使用前述加密金钥进行解密，并且由该IC暂时储存在内存或寄存器位置内。对该内存或寄存器进行存取亦可能导致内容遭到未经授权的使用者偷窃或侵占。

目前流行以不正当方式得到经保护的数字内容，其中未经授权的主体可能意图通过存取IC内部的寄存器与内存而对IC层次上经保护的数字内容进行存取。这些攻击是利用IC设计本身并且意图合并利用IC测试特征，如现有技术为”可测试性设计”(DFT)模式的作业模式。因此，可测试性设计攻击已造成信息安全领域的新观点并且对IC的各个部分(如静态随机存取内存(SRAM)、只读存储器(ROM)、可编程只读存储器(PROM)、寄存器以及触发器，但不限于此)产生威胁。

近期所提出的方法已经意图保护寄存器与栓锁免于受到DFT攻击的威胁。此类近期所提出的一种用于保护寄存器的方法是列举出”与机密有关的(secret-bearing)”寄存器并且将其自该DFT程序排除。然而，此方法具有多个缺点。首先，通过排除寄存器，将降低DFT的测试涵盖率(test coverage)并且降低整体IC的良率。第二，容易出错，因为需要设计者确认并且自该DFT程序手动移除该”与机密有关的”寄存器，且可能难以或甚至不可能准确地确认该与机密有关的特定寄存器。第三，该方法假设仅该寄存器含有机密信息，而内存没有。

另一种经提出的方法是以混乱为基础，其中，将不同寄存器的内容以伪随机(pseudo-random)形式多任务合并在一起(multiplex together)。此方法亦具有缺点，其需要特殊的DFT算法，但工业标准计算机辅助设计(CAD)工具不支援该算法。此方法的第二个缺点是其依赖混乱，但可能面临坚决的黑客通过反向工程(reverse-engineering)进行挑战。

因此，亟需能够用于保障经保护的信息免于受到未经授权使用者采用IC作业模式攻击(如可测试性设计攻击(Design-for-Test attack)或利用IC测试模式的类似攻击)进行存取的方法。

发明内容

本说明书中所揭露的各个实施例皆用于保护集成电路上机密信息，避免利用该集成电路的测试模式作业进行存取。举例而言，本说明书中所揭露的各个实施例皆保护该集成电路免于可测试性设计(DFT)所造成的冲击。该等实施例使得储存在寄存器或者栓锁、RAM中的暂时性机密、储存在只读存储器(ROM)中的永久机密、及/或储存在可编程只读存储器(PROM)(如芯片上保险丝)中的永久机密皆可获得保障。

本说明书中所揭露的一种保障集成电路上信息安全的方法，包含：进入测试模式，并且在接收测试模式命令之前重置一组寄存器的各个寄存器，以响应进入该测试模式作业。该方法可进一步包含：接收进入扫描模式的命令；组构该组寄存器进入至少一个扫描链；执行扫描作业；接收退出该扫描模式的命令；响应接收该退出该扫描模式的命令并且在进入功能模式之前，经由测试控制逻辑电路重置该组寄存器的各个寄存器。该重置方法可由该装置内的功能重置控制器经由重置命令所提供。该方法可进一步包含重置触发器，并且亦可包含将已知的位组合模式(bit pattern)写入至随机存取内存(RAM)的所有位置，以响应进入该测试模式作业，并且在起初阻挡RAM读取命令之后，并且在之后写入该已知的位组合模式之后允许后续的RAM读取命令