[发明专利]使工具与工艺效果分离的衬底矩阵

说明书

技术领域

本申请要求2008年5月21日递交的美国临时专利申请No.61/054,897的所有权利和优先权。本发明涉及集成电路制造领域。更具体地，本发明涉及以减小或消除混淆(confounding)影响(无论已知的或未知的)的方式，使工艺的输入参数与输出性质相关。

背景技术

对于越来越小的集成电路的需求显著增加了在集成电路的性质(例如特征尺寸)方面对严格控制的要求。如本文所使用的，术语“集成电路”包括诸如那些在单片(monolithic)半导体基板上形成的器件，例如由IV族材料(如硅或锗)，或III-V族化合物(如砷化镓)，或这样的材料的混合物形成的器件。该术语包括所形成的所有类型的器件，例如存储和逻辑器件，以及这样的器件的所有设计，例如金属氧化物半导体(MOS)设计和双极性(bipolar)设计。该术语还包含诸如平板(flat panel)显示器、太阳电池以及电荷耦合器件等的应用。在光刻期间，性质(例如特征尺寸)的均匀性受多种不同参数(例如曝光和焦距)的影响。

当前，针对这样的参数的设置是通过曝光测试衬底(substrate)14上的单元(cells)12中的测试图案(test patterns)来确定的，其中针对每个图案的设置使用例如图1中所描绘的光刻参数的组合的常规正交测试矩阵(test matrix)10来确定。图1并未描绘实际的测试图案本身，因为可以使用各种不同的测试图案，并且本发明并非特别地针对任一具体的测试图案。相反，图1将参数设置描绘为参数设置将被用于处理衬底14上的每个单元12。在图1的实施例中，仅有两个参数被指定，从而不会使附图过于复杂(encumber)。然而，在给定的测试矩阵10中可以指定许多不同的参数。

在如图1中所描绘的常规测试矩阵10中，跨衬底14上的测试矩阵10的第一方向(例如X方向)，在单元12中产生曝光E的均匀递增变化；并跨衬底14上的测试矩阵10的第二方向(例如Y方向)，在单元12中产生焦距F的均匀递增变化。处理衬底14之后，在测试矩阵10的每个单元12测量衬底14上的测试图案的性质，例如测试图案的尺寸有多接近地匹配期望的大小，以生成测试矩阵10的参数与被测性质之间的相关性。

然而，这种测量和分析测试衬底14的方法有时会遭受到参数与被测性质之间相关性的不合期望的混淆，所述不合期望的混淆会导致减小参数与性质之间相关性的精确度。混淆的来源可能极难确定并解释。

因此，所需要的是至少部分地克服诸如以上所描述的那些问题的方法。

发明内容

通过如下特征化工艺的方法，满足了以上以及其他需要，所述方法通过以下步骤实现：选择要特征化的工艺；选择要特征化的所述工艺的参数；确定要在测试矩阵中使用的所述参数的值；指定用于所述测试矩阵的混杂度；选择衬底上的单元中要被创建的测试结构；通过所述工艺来处理所述衬底，所述工艺在每个单元中使用如由所述混杂的(eccentric)测试矩阵确定的所述参数的值；测量所述单元中的所述测试结构的性质；以及形成所述参数和所述性质之间的相关性。

通过指定用于测试矩阵的混杂度(eccentricity)，如以下定义的，其他的混淆效果有时是未知的变量，例如光致抗蚀剂厚度、曝光后烘烤(post exposure bake)温度均匀性、光刻期间曝光的顺序，可以从所形成的参数和性质之间的相关性中被减小或消除。这产生了更能指示参数对性质的作用的相关性。

在各种实施方案中，两个参数被选择，而在某些实施方案中，多于两个参数被选择。在一些实施方案中，所述工艺是光刻工艺。另外，在一个实施方案中，所述工艺是光刻工艺，两个参数被选择，并且所述被选择的参数是焦距和曝光。在一些实施方案中，所述参数的仅有两个值被确定，而在其他实施方案中，所述参数的至少三个值被确定。在一些实施方案中，混杂度以随机顺序排列测试矩阵，而在其他实施方案中，混杂度以伪随机顺序排列测试矩阵。在一些实施方案中，多个参数被选择，并且每个单元利用所述参数的值的唯一组合来处理。在一些实施方案中，测试结构包括线宽度(line width)。对于一些实施方案，多于一种性质被测量。在一些实施方案中，所述性质包括线宽度。在一些实施方案中，所述相关性是多项式方程，所述多项式方程使作为输入变量的所述参数与作为输出变量的所述性质相关。一些实施方案的所述参数和所述性质之间的所述相关性指示所述性质有多接近所述性质的期望值。

附图说明